パルテノン研究会 第3回ASICデザインコンテスト

規定課題「8ビットマイクロプロセッサKUE-CHIP2」

本規定課題では,8ビットマイクロプロセッサKUE-CHIP2を実現する.以下では実現すべきKUE-CHIP2の命令セットアーキテクチャについて規定する.なお,規定では PARTHENON用に一部追加修正をした.


PostScriptファイル


目次

  1. 内部レジスタ構造とメモリ空間

    1. 内部レジスタ構造

    2. メモリ空間

    3. データ語の構成

  2. 命令セット

    1. 命令形式

    2. アドレスモード

    3. 命令セット

  3. 外部端子

  4. ベンチマークプログラム

    1. 課題1. バブルソートによる整列

    2. 課題2. CRCコードの計算



ASICデザインコンテストのページに戻る