設計結果をFPGA化する

PARTHENONによる設計結果を，FPGAによって実現するために必要なツール類を紹介します．

ALTERA社およびXILINX社の各FPGAのマッピングシステムへ設計データを受け渡すためのツールとして，それぞれ専用のセル・ライブラリとネットリスト変換ツールが開発されています．

(パッケージは CQ版用は lha形式，WS版用は tar+gzip形式で各々まとめられています． ファイルをダウンロードした後に展開して御利用下さい．)

ALTERA社 FLEX用 セル・ライブラリ

CQ版(DOS)用 (45,258 Byte)

WS版 Version 2.2.X 用 (6,724 Byte)

WS版 Version 2.3.X 用 (7,854 Byte), README
WS版 Version 2.4.0 以降につきましては, 各OS別のダウンロード・ページより入手してください．

　

第6回 PARTHENON講習会 資料 (ALTERA FPGAへの接続)

第6回 PARTHENON講習会 追加資料

XILINX社 LCA用 セル・ライブラリ および ネットリストコンバータ nld_xnf

CQ版(DOS)用 (222,753 Byte)

WS版用 (172,823 Byte)
WS版 Version 2.4.0 以降につきましては, 各OS別のダウンロード・ページより入手してください.

ZYCAD社 GATEFIELD GF100K用 セル・ライブラリ

WS版 Version 2.3.X 用 (8,131 Byte), README
WS版 Version 2.4.0 以降につきましては，各OS別のダウンロード・ページより入手してください． ただし、上記WS版 Version 2.3.X 用が正極性のパワーオン・リセット信号(p_reset 端子) を前提としているのに対し，Version 2.4.0 用からは負極性のパワーオン・リセット信号を前提とするように変更しましたので，ご注意ください。

ここに置かれているツール類には，ユーザの皆様の利便のため他から引用したものを含みます．取り扱いについてはパッケージに含まれるREADMEファイルなどの記述に従ってください．

その他の情報ページへ戻る

ホームページに戻る