第9回 パルテノン研究会
1996年 12月 5日 〜 6日
於 / ブリジストン奥多摩園
12月 5日
-
開会の挨拶（会長）
-
第3回 ASICデザインコンテスト表彰式
コンテスト代表作品の発表
- 発表(1)
永見康一, 小栗清(NTT情報通信研究所) :
PCIバスインタフェース回路のSFLによる表現とシミュレーション環境
- 発表(2)
犬尾武,吉田紀彦(九州大学) :
SFL++ : SFLのオブジェクト指向化
- 講演
浅田邦博(東京大学) :
大規模集積回路システム設計教育センターの活動とこれからのVLSI設計
12月 6日
- 発表(3)
山下博之,村主俊彦,木下真吾(NTT情報通信研究所) :
インテリジェント通信プロトコル処理用大規模ASICの設計
- 発表(4)
木下真吾,山下博之,村主俊彦(NTT情報通信研究所),岡田靖史(NTTネットワーク部) :
インテリジェント通信プロトコル処理用大規模ASICの設計検証
- 発表(5)
小栗清,塩澤恒道,伊藤秀之(NTT情報通信研究所) :
400Kゲート規模LSIの開発におけるPARTHENONの性能と他システムとの比較
- 発表(6)
松下電工(株) :
デモンストレーション
- 発表(7)
田中衞,神野健哉,宮田,斉藤(上智大学) :
Universal CNN Machine -解析度変換を含めて-
- 発表(8)
榎田裕一,青柳真佐樹,黒子周作,河野賢一,清水尚彦(東海大学) :
パルテノンによるJava chipの設計 -ハードウェア仕様および高速化の検討
- 発表(9)
黒澤飛斗矢,山本欧,柴田裕一郎,宮崎英倫,天野英晴(慶應義塾大学),日暮浩一((株)日立製作所) :
可変構造を持つ、マルコフチェーンシミュレーションシステム
- 発表(10)
須山敬之,横尾真,澤田宏,名古屋彰(NTTコミュニケーション科学研究所) :
PARTHENONとFPGAを用いた充足可能性問題の解法
-
閉会の挨拶
【パルテノン研究会のページに戻る】