人工知能システムの疎結合型並列コンピュータ による高速化の研究

湯川 高志

本論文では,ルールベースシステム,ニューラルネットシステム,概念ベースシ ステムといった広範な応用が期待されている人工知能システムを対象として,疎 結合型並列コンピュータを用いてそれらを高速化する並列化方式を提案し,それ らが達成する速度向上を評価する.

人工知能システムでの処理は、処理順序の非決定性という点で、一般的な手続 き型処理とは大きく異なっている.この相違点ゆえにシステムが知的振る舞いを するように見えるが,その一方で,処理量が非常に大きくシステムの動作が低速 となってしまう.多くの人工知能システムでは,非決定的に処理のために,シス テムに入力あるいは保持された状況とあらかじめ蓄積された知識との照合処理を 行っている.また,完全一致による照合のみならず,類別に基づく類似的一致を 扱う場合も多い.したがって,照合と類別の各処理を高速化することにより,多 くの人工知能システムにおいて全体の動作速度の向上が期待できる.本論文では, 完全一致による照合処理が処理時間を支配する典型としてのルールベースシステ ム(プロダクションシステム;PS),パターン情報を帰納的学習によって類別処理を 行うニューラルネット(NN)システム,記号情報の中でも特に自然言語情報の類似 判別処理を行う概念ベースシステムを対象として,その高速化手法を論ずる.

高速化にあたっては、ヒューリスティックスによるアプローチ、専用プロセッサ によるアプローチ、並列処理によるアプローチが考えられる.多くの人工知能シ ステムではヒューリスティクスはすでに導入されており、その上での更なる高速 化が要求されている.人工知能システムにおける処理の多様性を考慮すると、処 理内容を限定し特化した設計を行う専用プロセッサよりも、汎用のプロセッサを 多数利用する並列処理の方が、柔軟性、拡張性、経済性において優れていると考 えられる.並列処理を実現する並列コンピュータは、密結合型並列コンピュータ と疎結合型並列コンピュータとに大きく分類されるが、10以下の並列度を主眼に おいた密結合型よりも、中~高並列でのスケーラブルな性能を期待できる疎結合 型並列コンピュータの方が、大幅な高速化を期待する本論文の目的に適している と言える.

本論文では,以上の議論に基づき,ルールベースシステム,ニューラルネット システム,概念ベースシステムのそれぞれに対し,疎結合型並列コンピュータ上 で並列処理することにより処理を高速化する手法を提案し,それらの速度向上度 を評価している.

i

ルールベースシステムに対しては,条件照合に用いられる RETE マッチ・アル ゴリズムについて,その特性を解析的に分析し,種々の並列化軸について高速化 の可能性を議論する.その議論に基づいてバス結合型並列コンピュータに好適な 並列化方式である "TWIN 方式"を提案する.TWIN 方式を効率的に処理する機能 をバスに備えた並列コンピュータ "Presto"の設計・製作とシステムの実装を行い, 実験評価の結果を示す.

ニューラルネットシステムに対しては,最も多くの処理時間を占めるバックプ ロパゲーション (BP) 学習について,その処理を連続行列演算として定式化し,並 列化に際しての速度向上の上限値を理論的に導出する.疎結合型並列コンピュー タに対する並列化方式を提案し,それら方式が理論的な上限値を達成しているこ と,すわなち最適並列化方式であること示す.

概念ベースシステムでは,類似概念検索処理に対して,探索空間を絞り込みつ つバス結合型並列コンピュータにより並列処理する方式を提案する.更に,自然言 語処理に好適な意味ネット向け並列コンピュータSNAP(Semantic Network Array Processor)を用いた並列処理方式を提案し,処理がスケーラブルでありプロセッサ 数に応じてリニアな速度向上が得られることを示す.

近年の状況として,インタネット上での溢れんばかりの情報・知識の洪水から 知識を抽出・構成するために高速な人工知能システムが必要とされる事,コモデ ティ・ハードウェアを用いた疎結合型並列コンピュータが実現されコストパフォー マンスが大幅に上昇している事について述べ,本研究が,情報処理技術の今後の 発展に資するであろうことをもって結言とする.

目 次

第1章	序論 1	_
1.1	研究の目的	_
1.2	研究の動機と主な成果 2	2
	1.2.1 プロダクションシステムの並列化	ł
	1.2.2 ニューラルネットシステムの並列化	ó
	1.2.3 類似概念検索の並列化	ó
1.3	本論への準備	3
	1.3.1 並列コンピュータとその分類	;
	1.3.2 本研究が対象とする並列コンピュータ 12	2
		
第2章	ブロダクションシステム条件照合の並列化 14	F
2.1	プロダクションシステムと RETE マッチ・アルゴリズム 15)
	2.1.1 プロダクションシステム	Ś
	2.1.2 認知-実行サイクル)
	2.1.3 RETE マッチ・アルゴリズム 22	2
2.2	プロダクションシステム高速化手法	Ś
2.3	条件照合処理の並列性と従来の並列化方式27	7
2.4	RETE ネットワークのモデル化による並列化方式の評価 31	L
	2.4.1 エキスパートシステムの問題特性	2
	2.4.2 RETE ネットワークのモデル化 33	}
	2.4.3 RETE ネットワークの諸特性 35)
	2.4.4 速度向上度の推定式 40)
	2.4.5 各並列化方式の解評価析と考察	}
2.5	TWIN 方式の提案	3
	2.5.1 2入力ノードに関する考察	3
	2.5.2 2入力ノード処理の並列化 50)

	2.5.3 2入力ノードの連鎖の並列化	52
	2.5.4 TWIN 方式	53
2.6	TWIN 方式の解析的評価	55
2.7	実験による評価	55
2.8	まとめ	57
第3章	プロダクションシステム向け並列コンピュータ Presto	59
3.1	認知−実行サイクルの並列化方式...............	60
3.2	ルール・ WMEの割り付け法	62
	3.2.1 RETE サブネットの割り付け	62
	3.2.2 WMEの割り付け	63
	3.2.3 アクション部の割り付け	65
3.3	PS 向け並列コンピュータ Presto	65
	3.3.1 全体構成	65
	3.3.2 プロセッシングエレメント (PE)	67
	3.3.3 バスの機能	69
3.4	推論インタプリタの実装	73
	3.4.1 フェーズ移行処理	74
	3.4.2 同期処理	74
	3.4.3 グローバル競合解消プロセッサの決定法	75
	3.4.4 認知-実行サイクルを通した動作	76
3.5	システムソフトウェア	77
3.6	性能評価と考察	77
	3.6.1 ベンチマーク ES による実験	78
	3.6.2 経路探索 ES による総合性能評価	80
	3.6.3 8 クイーン問題による評価	83
3.7	まとめ	84
第4章	ニューラルネットシステムの並列化	86
4.1	多層ニューラルネットとバックプロパゲーション	87
	4.1.1 記号の定義	87
	4.1.2 前向き伝播	89
	4.1.3 後向き伝播	91

4.2	従来Ø.	Dバックプロパゲーション 並列化方式
4.3	連続行	う列演算の並列化における通信量と計算量の下限値93
	4.3.1	連続行列演算の並列処理 94
	4.3.2	通信ステップ数と演算ステップ数の定式化
	4.3.3	通信ステップ数と演算ステップ数の下限値
4.4	BP 並	列化における通信ステップ数の下限値
	4.4.1	BP における連続行列演算の特性
	4.4.2	BP における通信ステップ数の下限値
4.5	2次元	アレイ型並列コンピュータ向けの並列化方式109
	4.5.1	並列化方式
	4.5.2	通信ステップ数の最小化
	4.5.3	従来方式との比較113
4.6	バス緑	告 型 並 列 コ ン ピ ュ ー タ 向 け の 並 列 化 方 式 114
	4.6.1	並列化方式
	4.6.2	通信ステップ数の最小化
	4.6.3	従来方式との比較117
4.7	まとめ	b
4.7 第5章	まとめ 類似相	 x x
4.7 第5章 5.1	まとめ 類似相 概念の	 x x
4.7 第5章 5.1	まとの 類似相 概念の 5.1.1	 か ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
4.7 第5章 5.1	まとめ 類似相 概念の 5.1.1 5.1.2	ア 118 概念検索の並列化 120 D類似判別と検索 121 観点に基づく類似判別 122 概念ベース 123
4.7 第5章 5.1	まとめ 類似相 概念の 5.1.1 5.1.2 5.1.3	ア 118 概念検索の並列化 120 D類似判別と検索 121 観点に基づく類似判別 122 概念ベース 123 類似度計算アルゴリズム 124
4.7 第5章 5.1	まとめ 類似相 概念の 5.1.1 5.1.2 5.1.3 5.1.4	か 118 概念検索の並列化 120 D類似判別と検索 121 観点に基づく類似判別 122 概念ベース 123 類似度計算アルゴリズム 124 類似概念検索の基本的方式 126
4.7 第5章 5.1 5.2	まとめ 類似相 概念の 5.1.1 5.1.2 5.1.3 5.1.4 バス編	か118概念検索の並列化120D類似判別と検索121観点に基づく類似判別122概念ベース123類似度計算アルゴリズム124類似概念検索の基本的方式126結合型並列コンピュータによる類似概念検索の高速化126
4.7 第5章 5.1 5.2	まとめ 類似相 概念の 5.1.1 5.1.2 5.1.3 5.1.4 バス編 5.2.1	か118概念検索の並列化120D類似判別と検索121観点に基づく類似判別122概念ベース123類似度計算アルゴリズム124類似概念検索の基本的方式126結合型並列コンピュータによる類似概念検索の高速化126類似度の上界127
4.7 第5章 5.1 5.2	まとめ 類似相 概念の 5.1.1 5.1.2 5.1.3 5.1.4 バス編 5.2.1 5.2.2	加 118 概念検索の並列化 120 121 額点に基づく類似判別 122 概念ベース 123 類似度計算アルゴリズム 124 類似概念検索の基本的方式 126 結合型並列コンピュータによる類似概念検索の高速化 127 探索空間削減する類似概念検索アルゴリズム 129
4.7 第5章 5.1	まとめ 類似相 概念の 5.1.1 5.1.2 5.1.3 5.1.4 バス編 5.2.1 5.2.2 5.2.3	加急検索の並列化 120 20類似判別と検索 121 観点に基づく類似判別 122 概念ベース 123 類似度計算アルゴリズム 124 類似概念検索の基本的方式 126 皆合型並列コンピュータによる類似概念検索の高速化 127 探索空間削減する類似概念検索アルゴリズム 129 バス結合型並列コンピュータ向け並列化方式 131
4.7 第5章 5.1 5.2	まとめ 類似相 概念の 5.1.1 5.1.2 5.1.3 5.1.4 バス編 5.2.1 5.2.2 5.2.3 5.2.4	加急検索の並列化 120 20類似判別と検索 121 観点に基づく類似判別 122 概念ベース 123 類似度計算アルゴリズム 124 類似概念検索の基本的方式 126 結合型並列コンピュータによる類似概念検索の高速化 127 探索空間削減する類似概念検索アルゴリズム 129 バス結合型並列コンピュータ向け並列化方式 131 解析的性能評価 134
4.7 第5章 5.1 5.2	まとめ 類似相 概念の 5.1.1 5.1.2 5.1.3 5.1.4 バス編 5.2.1 5.2.2 5.2.3 5.2.4 5.2.5	か 118 概念検索の並列化 120 >類似判別と検索 121 観点に基づく類似判別 122 概念ベース 123 類似度計算アルゴリズム 124 類似概念検索の基本的方式 126 皆合型並列コンピュータによる類似概念検索の高速化 126 類似度の上界 127 探索空間削減する類似概念検索アルゴリズム 129 バス結合型並列コンピュータ向け並列化方式 131 解析的性能評価 134 実験評価 137
4.7 第5章 5.1 5.2 5.3	まとめ 類似相 概念の 5.1.1 5.1.2 5.1.3 5.1.4 バス編 5.2.1 5.2.2 5.2.3 5.2.4 5.2.5 SNAP	 カ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・

	5.3.2	概念	ベー	スの)意	际	ネ	ッ	۲	表	現				•	•	•	 •	•	•		•	•	•	•	139
	5.3.3	類似	判別	方式	Ĵ										•			 •			•			•		140
5.4	まとめ											•	•	 •	•	•	•	 •		•	•		•		•	144
第6章	結論																								-	146

図目次

2.1	プロダクションシステムの構成	16
2.2	RETE ネットワークの概念図	23
2.3	2入力ノードでの処理	25
2.4	2入力ノードの連鎖	28
2.5	RETE マッチ・アルゴリズムの並列化方式	31
2.6	2入力ノードのモデル	35
2.7	解析評価による速度向上特性	46
2.8	速度向上の問題依存性・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	47
2.9	2入力ノード処理の並列化	52
2.10	TWIN 方式の構造並列化	54
2.11	TWIN 方式の解析評価結果	56
2.12	実験システムの構成	56
2.13	実測結果................................	57
21	並列化認知サイクリ	60
0.1 2.0		64
ວ.⊿ ງ_ງ	WMLD 抹IF····································	04 66
ა.ა ე_₄		00
3.4		60
3.5		67
3.6		69
3.7	MCUのフロックダイヤグラム	70
3.8	トップノード並列化方式でのベンチマーク結果.........	79
3.9	TWIN 方式でのベンチマーク結果	80
3.10	通信オーバヘッド.............................	81
3.10 3.11	通信オーバヘッド	81 81

4.1	多層ニューラルネット(前向き伝播)88
4.2	多層ニューラルネット(後向き伝播)
4.3	行列要素割り付けの例
4.4	Mに対する C' の変化101
4.5	通信・演算ステップの下限値を与える行列・ベクトルの割り付け法 104
4.6	BP 並列演算の例
4.7	並列アーキテクチャ
4.8	二次元アレイ向けの最適並列化
4.9	バス結合向けの最適並列化
5.1	探索空間の絞り込み130
5.2	バス結合型並列コンピュータ向け類似概念検索方式の概念割り付け 133
5.3	UB-FSR の速度向上度推定値137
5.4	実験結果
5.5	概念ベースの意味ネットによる表現
5.6	SNAP による類似度計算143

表目次

2.1	RETE ネットワークの構造を支配する問題特性パラメータ	33
2.2	RETE ネットワークの動作を支配する問題特性パラメータ	34
2.3	RETE ネットワークの構造的特性	40
2.4	RETE ネットワークの処理量特性	40
2.5	並列化方式と好適なアーキテクチャ・・・・・・・・・・・・・・	43
2.6	速度向上度推定式の項の値........................	44
2.7	評価に用いた ES 特性	45
3.1	ベンチマーク ES	78
3.2	負荷ばらつき係数.............................	82
3.3	8Queen 問題の処理時間 (4PE の場合)	84
11	プロセッサへの更表の割り付け	106
4.1	ノロビッツハの安糸の刮り削り ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	100

第1章 序論

1.1 研究の目的

情報処理技術が浸透し社会を構成するに欠くべからず要素になるとともに,デー タ通信ネットワーク技術の発展により地球規模での高速・高度な情報流通が実現 しつつある.このような高度情報流通社会においては,人間が快適かつ容易に情 報を扱うために,また,大量に流通する情報からユーザにとって必要な情報を的 確に捕捉し処理するために,知的な情報処理が求められる.このような背景から, 人間の思考過程や認識過程をコンピュータで模擬することにより知的情報処理を 実現する人工知能システムが多く研究されている.

人工知能システムには,その動作原理上,従来のコンピュータで実行するとそ の処理速度が非常に低速になってしまうものが多く存在する.しかしながら,従 来のコンピュータの柔軟性,これまでの技術的蓄積,市場規模を背景とした今後 の性能的発展を鑑みると,まったく動作原理の異なる人工知能システム専用のコ ンピュータを新たに創造して従来のコンピュータを上回る性能を実現するのは容 易なことではない.従来のノイマン型コンピュータの動作原理を踏襲しつつ,人 工知能システムを高速化するためには,多数のプロセッサを用いて処理を並列化 することが考えられる.

本研究の目的は,並列コンピュータを用いて人工知能システムの高速化を図る ことにある.

並列化のアプローチは,更に,専用プロセッサと専用の相互結合網を用いるア プローチ,汎用プロセッサに専用相互結合網を用いるアプローチ,汎用プロセッサ を用い相互結合網も汎用部品を流用するアプローチなどに細分される.このうち 汎用プロセッサを用いるアプローチでは,従来型のコンピュータに対する技術的 発展のほとんどをそのまま享受することが可能である.相互結合網は,並列化に 際してはその性能の支配的要因となり得るため,アプリケーションとなる人工知 能システムに適した形態とする必要があることは当然として,更にプロセッサの 性能向上に追従したデータ転送性能が必要とされる.相互結合網に汎用部品を流 用するアプローチでは,多くの汎用部品がプロセッサの発展と共に性能が向上し ているため,その性能向上をそのまま享受できる.一方,専用型では常に開発投 資が必要となり,プロセッサ技術の進歩に追従できるとは限らないが,構成が比 較的単純な直接網に限れば,LSI技術や回路技術の進歩に関しては少なくともプ ロセッサと同様にその恩恵を享受することができる.以上のことから,汎用プロ セッサを,汎用部品を流用した相互結合網または専用設計の直接網により相互接 続した疎結合型並列コンピュータを用いることにより,一般のコンピュータ技術 の発展に追従することができ,性能的にも常に優位性を保持できると期待される. そこで,本研究では,人工知能システムを疎結合型並列コンピュータによって並 列処理し,実用的な処理速度を得ることをねらう.

1.2 研究の動機と主な成果

本論文では,広範な応用がなされており,今後も更なる応用が期待される人工 知能システムに対し,疎結合並列コンピュータによる並列化方式を提案する.本 論文が対象としたシステムは以下の通りである.

1) ルールベースステム

ルールベースシステムは,人間が外界の状況を認知し,認知結果に適合する行動を起こす過程に基づいたシステムであり,これまで,専門家の判断を模擬する エキスパート・システム(ES)の推論メカニズムとして多く用いられてきた.近年では,人間が協調して知的作業を行う過程を模擬したマルチエージェント・システムへの適用も期待されている.

ルールベースシステムに用いられる推論メカニズムがプロダクション・システム (PS) である.PS は条件照合・競合解消・実行の3フェーズから成る認知-実行 サイクルを繰り返すことにより推論を行う.PS において実行すべき命令は,サイ クルごとの条件照合および競合解消によって決定される.すなわち非手続き型処 理の典型である.このうち条件照合フェーズでは,すべてのルール条件部に対し, その時点でのすべてのデータの照合が行われるため,処理量が非常に大きく,シ ステムとしての処理速度が低速となる.

本研究では,まず処理時間を支配する条件照合フェーズの並列化方式を検討し,

次にそれをベースとして,認知-実行サイクル全体を通じた並列化方式について検 討する.

2) ニューラルネット (NN) システム

NNシステムは生物の神経回路網を模擬したシステムであり,図形認識や音声認 識をはじめ様々なパターン識別に多く用いられている.これまでの統計的なアプ ローチや記号処理的アプローチでは十分な識別能力が得られない対象に対しても, NNシステムを用いることにより良い識別結果が得られる場合も多い.NNシステ ムでは,パターン識別を正しく行うために,入力と正答との組を多数提示するこ とで学習を行う.この例示学習のためのアルゴリズムとしてバックプロパゲーショ ン(BP)がもっとも一般的に用いられている.BPは,入力から計算した結果と提 示された正答との差分をNNシステム内で伝播させつつ,NNの結合係数を微少変 化させることにより学習を行う.この例示とそれに基づく結合係数の微少変化を 多数回繰り返すことにより,結合係数が次第に収束し,識別能力の高いシステム となる.BPでは,例示を多数(数万から時には数百万)回繰り返すことにより学習 を行うため,学習に非常に多くの時間がかかる.

BPの処理は,行列演算の繰り返しとそれに基づく行列要素への操作として定式 化できる.行列演算であることから並列化に際しては,負荷を均等とすることは 容易であると考えられる.となれば,総計算量の増加(分割損)と通信オーバヘッ ドがその性能を左右することになろう.本研究では,BP並列化における総計算量 と通信量とを定式化し,その理論的下限値とそれを得るための条件とを検討する. また,それに基づいて並列化方式を考案する.

3) 概念ベースシステム

概念ベースシステムは、人間が持つ日常的な単語に関する知識ベースであり、単 語間の包含関係や類似関係を判別するシステムである.World Wide Web(WWW) の検索システムとして、テキスト内容に指定した検索語が含まれているか否かに 基づいてスコアリングする全文検索システムが発展してきているが、今後は、指 定した語そのものだけではなく、それに類似した語もスコアの対象とする類似検 索が必須となって来よう.このような検索システムには、類似語の判別のために 概念ベースが必須となる.また、検索のみならず、文章の要約や知識が欠落して いた場合に類似知識から補って推論を行う補完推論等、概念ベースは広範な応用 が期待されている.概念ベースの基本的な機能である類似概念検索は,ある概念 が与えられた際に,概念ベースに含まれる全概念の中からもっとも類似した概念 を探しだす機能である.概念ベースには,日常的に用いられる数万~数十万の概 念が含まれているため,類似概念検索では,これらにすべてに対して類似度を計 算する必要があり,非常に時間がかかる処理となっている.

本研究では,並列処理による類似概念検索の高速化を検討する.上述のとおり 概念数が非常に大きいため,実用的な速度を得るには,全探索という原始的な方 法に対して数千~数万倍の高速化が必要とされる.本研究では,探索空間を絞り 込みつつ中並列の並列化でこれを達成するアプローチと,スケーラブルな並列化 方式を考案して高並列コンピュータによりこれを達成するアプローチの両者を検 討する.

以下,それぞれについて,本研究での成果を述べる.

1.2.1 プロダクションシステムの並列化

バス結合型並列コンピュータに向けた PS の並列化方式を提案し,解析的に性能 を評価して他の方式と比較した.提案した並列化方式"TWIN 方式"は,条件照合 に用いられる RETE マッチ・アルゴリズムの持つ制御流れの並列性(構造的並列 性)とデータ処理の並列性を巧妙に組み合せることにより,通信オーバヘッドと負 荷ばらつきとの両者を小さく抑えた方式である.本方式により,低廉に構築可能 なバス結合型並列コンピュータにおいても安定的に性能が得られる.

性能評価においては,実際にプログラムを実装することなく並列化時の性能を 推定できれば,多くの並列化方式を同一条件下で検討・比較できる.このために 解析的性能評価手法を提案している.本評価手法では,RETE マッチ・アルゴリ ズムに用いられる RETE ネットワークをモデル化し,そのモデルに基づいて,並 列化時の速度向上度を計算によって求める速度向上推定式を構築した.本手法を 用いれば,PSのアプリケーション・プログラムにあたるエキスパート・システム (ES)の特徴パラメータと並列化方式とから,速度向上度を計算により推定するこ とができる.この速度向上推定手法によってTWIN 方式と既存の代表的な並列化 方式を評価し比較した.

さらに,提案した TWIN 方式を実装するのに適したバス結合型並列コンピュー タ "Presto" と, PS の推論インタプリタ全体を通じた並列化方式を提案している. Prestoは、低廉に構築できるバス結合型並列コンピュータであるが、TWIN 方式 をより効率的に実装するために、放送、同期、プロセッサ間割込を実現する機構 をバスに持たせている.PSでは照合が処理時間の大部分を占めるとはいえ、10倍 を越える速度向上を得るには、推論の認知-実行サイクルを構成する他のフェーズ、 すなわち競合解消フェーズと実行フェーズも並列化する必要がある.このために、 TWIN 方式による照合並列化を基本とした、PS 推論全体の並列化方式を提案して いる.更に、NTT で開発された KBMS 推論インタプリタをこの並列化方式に基 づいて Presto 上に実装し、性能を評価している.

1.2.2 ニューラルネットシステムの並列化

BP 学習の並列処理について論じ,バス結合型並列コンピュータと2次元アレイ 型並列コンピュータとに対する並列化方式を提案した.また,BP 並列化に際して の本質的な処理量および通信量について考察し,理論的な下限値とそれを実現す るための条件(最適並列化条件)とを明確にした.更に,提案方式のうち2次元ア レイ型並列コンピュータに対する方式が,ここで明らかにした最適並列化条件を 満足していること,すなわち計算量・通信量が本方式よりも小さい並列化方式は 存在しないことを示した.また,バス結合型並列コンピュータする方式では,従 来方式の通信量がプロセッサ数に比例していたのに対し,それをプロセッサ数の 平方根オーダに抑えることができた.

1.2.3 類似概念検索の並列化

類似概念検索に対する並列化方式としてバス結合型向けの並列化方式と意味ネット並列マシン向けの並列化方式とを提案した.バス結合型向けの方式は,類似度計算法の特性を利用して見込みのない概念に対する類似度計算を省くとともに,バス結合型並列コンピュータによって処理を並列化する.これにより,原理的な検索方式に対して1万倍台の速度向上が得られる.意味ネットマシン向け方式は,意味ネット並列マシンSNAP(Semantic Network Array Processor)上に概念ベースをマッピングして,類似度計算を高並列化できるスケーラブルな並列化方式である.

1.3 本論への準備

1.3.1 並列コンピュータとその分類

コンピュータに用いられるプロセッサの処理速度は,LSI技術,特に微細加工技術の進歩に支えられて,これまで長足の進展を遂げてきた.しかしながら,現在 主流である CMOS プロセスも,速度的な面では,さほど遠くないうちに限界を迎 るであろうと予測されている.また,それに代る GaAS やジョセフソン素子等は, 消費電力,集積度,歩留りなどの面で未だに多くの問題を抱えており,近い将来 に CMOS に取って代わる技術にはなりそうにない.

単一のプロセッサでの速度の限界を突破するために,多数のプロセッサを用いて ひとつのアプリケーションを並列に処理する技術が古くから研究されてきた.ア プリケーション・プログラムを適切に複数の部分(処理単位)に分割し,複数のプ ロセッサでそれぞれの処理単位を実行すれば,単一プロセッサで実行する場合よ りも短い時間で結果を得ることができる.このような並列処理を行うことを目的 として構成されたコンピュータが並列コンピュータである.しかしながら,並列 コンピュータと一口に言っても,扱う処理単位の細かさ(粒度),命令とデータの 流れとの関係,プロセッサ間のデータ交換の方法などによって,その構成には非 常に広範なバリエーションがある.そこで,本節では,並列コンピュータの分類 [92]を示し,そのうち MIMD 型マルチコンピュータを更に共有メモリ型(密結合 型)と分散メモリ型(疎結合型)とに分類する.

コンピュータ・アーキテクチャは,機械命令の起動形態によってコントロール駆動型,データ駆動型,要求駆動型に分類できる.また命令とデータの流れにより, SISD(single instruction single data stream)方式,SIMD(single instruction multi data stream)方式,VLIW(very long instruction word)方式,演算パイプライン (arithmetic pipeline)方式,MIMD(multi instruction multi data stream)方式に分 類できる.データ駆動型と要求駆動型では必然的にMIMD方式になる.これらは 非ノイマン型並列コンピュータと呼ばれる.コントロール駆動型はあらゆる方式 を取り得るが,SISD方式が従来の単一プロセッサのコンピュータに相当する.他 の方式をとるものはノイマン型並列コンピュータと呼ばれる.コントロール駆動 型での各方式について,以下にその概要と特徴を述べる.

SISD 方式

SISD 方式では,演算装置を一つ持ち,一つの機械命令の実行によって一つの

演算結果が得られるもので,並列コンピュータとしての分類には含まれない. 汎用コンピュータが SISD 方式の代表である.また近年,高級言語コンピュー タが開発されているがこれも SISD 方式に分類される.高級言語コンピュー タは,高級言語のソースコードを直接,あるいは抽象度の高い中間形式に変 換して,ハードウェアにより処理するもので,1ステップあたりの処理が複 雑な人工知能向け言語を対象としたものが多く開発されて来た[30,36,49]. しかしながら,市場規模の圧倒的に大きな汎用プロセッサへの開発投資の集 中によって,現在では,高級言語向け専用コンピュータの性能的優位性は失 われている.

SIMD 方式

SIMD 方式は,演算装置を多数持ち,それらが一つの制御部から発せられた 演算命令を同時に実行する.演算装置は結合網を介して互いに接続されてい る.すべての演算装置が同一の命令により駆動されるため,処理方法が単一 なデータが多数ある場合にその真価を発揮する.ベクトルや配列等に対する 演算を必要とする分野に適しており,科学技術計算,画像処理,信号処理, データ・サーチ,パターン・マッチング,連想処理などに利用できる.

人工知能を応用対象とした SIMD 方式並列コンピュータの代表的なものとして, Connection Machine [33] があげられる. Connection Machine は1 ビットの演算器と 4k ビットのメモリから構成されるプロセッシング・エレメント (PE:processing element; セルとも呼ぶ)を2 進 n-キューブ網で結合したものであり,集合演算,木構造演算,バタフライ演算,文字列演算,サーチ,配列演算などを高速に処理できるとされている.

VLIW 方式

VLIW 方式は,水平型マイクロプログラムから派生した方式であり,語長の 非常に長い機械命令を多数のフィールドに分割し,個々のフィールドで演算 器やメモリを独立に制御する方式である.長形式の命令に同時実行可能な 演算が埋め込まれてその性能を発揮することができる.この演算の埋め込み はコンパイラによって行われるので,コンパイラ技術が重要となる.並列性 の抽出をコンパイラで行う分,実行時の並列制御は簡単となるため,ハード ウェア構成は単純となり高速化を達成できる. 演算パイプライン方式では,演算装置が多数のステージから構成されており, データを流れ作業の原理で処理する.最初のデータが入力されてから最初の 結果がでるまでは時間がかかるが,それ以降は連続的に結果が得られる.各 ステージでの処理時間が等しく,データが十分に大量であればステージ段数 に等しい速度向上が得られる.ベクトルや配列に対する演算を高速に実行す るスーパ・コンピュータでは主流の方式である.

MIMD 方式 (マルチプロセッサ方式)

コントロール駆動型の MIMD 方式は,プロセッサを相互結合網により複合 した形態である.プロセッサは,それぞれが演算器や制御部を持ち,自律的 に動作できる.このため,マルチプロセッサ方式とも呼ばれる.

次節で述べるように, 主記憶の位置により, それを共有する共有メモリ型(密結合型), 個々のプロセッサが独自に主記憶を持ちメッセージ交換によりデー タをやり取りする分散メモリ型(疎結合型)に分られる.また,相互結合網 も,直接網と間接網に分類でき,更に同一分類中にも多くのトポロジーが考 えられる.この相互結合網は, 並列コンピュータのコストと性能とを左右す る.また, 適用分野もこれに依存する.

このようなことから,適用分野が比較的明確で限定的な他の方式に比べて, マルチプロセッサ方式は,様々な適用分野が考えられ,また,それぞれの分 野で様々な相互結合網の形態に対する並列化アルゴリズムが研究されている. 人工知能向けとしても多く開発されており,DADO[21],Non Von などが代 表的なものとしてあげられる.DADOは,木構造の分散メモリ型並列コン ピュータであり,この上で PS等の人工知能システムが実装されている.次 節では,本方式についてより詳しく述べる.

密結合型並列コンピュータと疎結合型並列コンピュータ

MIMD 方式 (マルチプロセッサ方式)は,演算装置と制御部からなるプロセッサ を相互結合網により多数結合した方式である.プロセッサに命令やデータを供給 する主記憶の配置によって,密結合型(共有メモリ型)と疎結合型(分散メモリ型) に分類される.

密結合型並列コンピュータでは, 各プロセッサが主記憶装置を共有して動作す

る.プロセッサからは共有されている主記憶領域がメモリ空間上に直接見えるこ とになり,これを命令の記憶領域としてもデータの記憶領域としても利用するこ とができる.主記憶がすべてのプロセッサから共有されるため,主記憶装置に対 するアクセス・トラフィックが大きくなり,プロセッサ数が増加するとここにボト ルネックが生じて性能が低下する.これを避けるために,他のプロセッサとはア クセスが競合しないローカル・メモリを備えているものも多い.また,プロセッサ やそれの群ごとにキャッシュ・メモリを装備する場合もある.この場合にはキャッ シュ・コンシステンシの制御が重要となる.

プロセッサと主記憶装置の結合は,単一バス結合が最も一般的であるが,階層 バス結合やクロスバ結合を採用したものもある.いずれの場合も,共有メモリへ のアクセス競合によってその性能が抑えられるため,一般にプロセッサ数が少な い領域で使われる.汎用大型機の双頭プロセッサ,UNIX サーバやPC サーバにお ける SMP(symmetric multi processor)等が代表的である.

疎結合型並列コンピュータは,個々のプロセッサが自身の主記憶(ローカルメモ リ)を持ち独立した1台のコンピュータとして動作する.このため,これをマルチ コンピュータ方式とも呼ぶ.プロセッサ間のデータ交換は入出力ポート等を通じ, 相互結合網を介してメッセージ通信の形式で行われる.後述するようにプロセッ サを結合する相互結合網には様々な方式が考案されている.相互結合網のトポロ ジにも依存するが,一般に多数のプロセッサによって構成することが可能であり, 数10台~数万台規模の並列コンピュータが開発されている.

密結合型並列コンピュータでは,自プロセッサ内でのデータへのアクセスも,プ ロセッサ間でのデータの交換も,プロセッサから見ればともにメモリアクセスで あるため,プログラムは容易である反面,メモリ・アクセス競合等のオーバヘッ ドが予測しにくい.一方,疎結合型並列コンピュータでは,自プロセッサ内に閉 じたアクセスと他のプロセッサとのデータ交換は,プロセッサにとって全く異なっ た動作であり,プログラマが明確に意識することになる.このため,アルゴリズ ムの並列化は,分割による処理量の増加,通信オーバヘッド,プロセッサの負荷ば らつき等を十分に考慮し注意深く行う必要がある.その反面,性能があらかじめ ある程度予測可能であり,並列化にあたっても実際にプログラムを実装すること なく様々な方式を検討することができる.また,良い並列化方式を見つけること ができれば高性能を安定に達成できる.このようなことから,本論文では,疎結 合型並列コンピュータを用いた人工知能システムの並列化方式を論ずる.

9

次節では,疎結合型並列コンピュータを相互結合網に着目して分類し,本論文 が対象とするアーキテクチャについて述べる.

疎結合型並列コンピュータの分類

疎結合型並列コンピュータにおいてプロセッサを結合する相互結合網は大きく 間接網と直接網とに分けられる.間接網は,プログラム実行時あるいは動作中に 接続を動的に変更できる結合網を言い,直接網は,接続形態がハードウェアの製 作時点で固定的に決っている結合網を言う.間接網は必然的にプロセッサ間にス イッチ群を設置し,これらを制御することによって結合経路を構成する形態とな る.スイッチの接続形態により,クロスバ網,Beneš網,オメガ網,バンヤン網等 がある.いずれの網でも,スイッチは比較的単純な構成をしているが,ピン数の制 約からLSI化しにくいという問題がある.このため,間接網では結合網部のハー ドウェア構成が大掛かりとなってしまい,コスト高を招く.

直接網は,間接網よりも単純で,各プロセッサの通信用ポートを配線により固定的に接続したものである.結合のトポロジとしては以下のようなものがある.

完全網

すべてのプロセッサが互いに接続された網である.プロセッサ数を N とするとプロセッサあたりのポート数は N - 1 必要で, 全結線数は N(N - 1)/2 となる.このように多数のポートと結線が必要となるため, 大規模システムの実現は困難である.

スター網

中心となる通信制御部に対しプロセッサが放射状に接続されたトポロジであ る.プロセッサあたりのポート数は1であり最も少ない.ただし,中心に位 置する制御部のポート数はNであり,ここがボトルネックとなる.また,プ ロセッサ間の距離は,どのプロセッサをとっても2である.バスを通信制御 部ととらえるとバス結合型もスター網の特殊な場合と言える.ただし,バス はプロセッサ間のデータ交換に対して能動的な役割を果たさないので,プロ セッサ間距離は1と考えられる.

通信制御部は多数のプロセッサからのデータ転送要求が集中するため,それらが衝突しないように調停を行う必要がある.プライオリティ・エンコー

ダなどで構成されたアービタによる調停やポーリングにより制御部が調停 機能を提供する集中制御方式は,バックプレーンなどを利用した同一筐体 内のバスに利用される.集中制御方式では,プロセッサ番号の識別のために 多数の制御線が必要となるが,バックプレーン利用のバスでは一般にデータ 線やアドレス線も多数並列しているため,多少の制御線は問題とならない. CSMA/CD(Carrier Sense Multiple Access/Collision Detect)に代表されるよ うな,プロセッサが自律的に調停を行うのが分散制御方式である.これは制 御信号をデータ信号と同一の線上に載せることができるため,1本の同軸ケー ブルや1組のより対線をバスとして利用してシリアル伝送する結合形態に適 している.

鎖網とリング網

隣接するプロセッサ同士を結合した網が鎖網である.両端のプロセッサ同士 も接続すればリング網となる.プロセッサあたりのポート数は2であり,プ ロセッサ間距離の平均は N/4 である.

格子網 (ラティス,メッシュ,トーラス)

プロセッサを格子の交点に配置し,辺を通信路としたものが格子網である. 格子網には正方格子,三角格子,六角格子等が考えられるが,正方格子(メッシュ)が最も良く用いられる.正方格子の場合,プロセッサは4つのポート を持ち隣接する4つのプロセッサと通信できる.最左端と最右端,最上端と 最下端同士を結ぶとトーラス網となる.プロセッサ間距離の平均は $\sqrt{N}/2$ で ある.

メッシュ網,トーラス網により結合された並列コンピュータは2次元アレイ 型とも呼ばれる.2次元アレイ型並列コンピュータは,プロセッサのポート 数が実現容易な範囲にあり,様々なアルゴリズムの並列化に適しているので, この結合網によるシステムが多数開発されている.

木状網 (ツリー)

ッリーのノードにプロセッサを配置し,枝を通信路とした網である.2進木の 場合,プロセッサあたりのポート数は3,プロセッサ間の平均距離は2log₂N である.根に近いプロセッサほど処理が重くなるため,葉ノードのプロセッ サのみが演算処理を行い,他のノードはデータの中継のみを行う方式もある. 単純な木状網はLSIチップ内に効率よく埋め込むことができ,網の拡張も容易である.しかし,通信の迂回路がないため,ノードがひとつでも故障するとシステム全体が機能不全に陥るという問題がある.

超立方体網 (2進 n-キューブ,ハイパーキューブ)

 $N = 2^{n}$ 個のプロセッサがそれぞれnの通信ポートを持ち,プロセッサ番号 を2進数で表した時にハミング距離が1のプロセッサ同士が結合している網 が超立方体網である.プロセッサ間の平均距離は $\frac{1}{2}\log_{2} N$ である.二つの2 進n-キューブがある時に,各プロセッサに通信ポートを一つ増設し,同一番 号のプロセッサ同士を結合することにより,容易に2進n+1-キューブを構 成することができる.このような数学的な美しさと,リング網,トーラス網, ツリー網などを包含していることから,汎用並列処理向きの相互結合網とし て注目されている.ただし,接続ポート数が他の結合網に比べて多いため, プロセッサのコストは高くなる傾向にある.

1.3.2 本研究が対象とする並列コンピュータ

本論文では,実用的な領域で高コストパフォーマンスが得られるような人工知 能システムの並列化をねらっている.この目的のために,まず,プロセッサあた りの通信ポート数が最も小さく低廉で容易に構成できるバス結合型を対象とする. バス結合型並列コンピュータは,VME や PCI 等の汎用バスに汎用のプロセッサ ボードを実装しただけも構成可能である.更に近年では,パーソナルコンピュー タをローカルエリアネットワーク用のネットワークインタフェース によって接続 した形態の Beowulf 型並列コンピュータも多く製作されており,多くの人が容易 にこのタイプの並列コンピュータを利用することが可能となって来ている.更に, 汎用のマイクロプロセッサやその周辺部品を用いているため,これらの部品の進 歩にも容易に追随でき,常に最新の部品性能を享受できる.このようなアーキテ クチャにおいて,良好な性能が得られる並列化方式を考案できれば,その意義は 大きいと考える.

更に,用途によっては絶対性能の追求も必要であるため,それぞれの応用シス テムに最も適すると考えられる結合網も対象とし,これらに対する並列化方式も 検討する.PSに対しては,すでに多くの形態の結合網について研究されているこ とと,本論文で提案しているバス結合でも十分に良好な性能が得られることから, 他の結合網は取り上げない, BP に対しては, その演算に最適な結合網としてトー ラス網を用いる. 概念の類似判別では, 概念の表現である意味ネットを直接マッ ピングするのに適したトポロジの網を対象とする.

第2章 プロダクションシステム条件 照合の並列化

ルールベースシステムは,人間の認知行動過程に基づいたシステムであり,エキス パートシステム(ES:expert system)はその代表的応用である.また,近年では,複 数の能動的なシステムが知識を交換しながら協調して問題解決を行うマルチエー ジェント・システムへの応用も期待されている.

ルールベースシステムの推論機構としても最も一般的に用いられているプロダ クションシステム (PS:production system)[72] は,条件照合・競合解消・実行の3 フェーズからなる認知-実行サイクルにより推論を行う.この認知-実行サイクルの 中で,条件照合フェーズは,ESを構成する多数のルール条件部と多数のワーキン グメモリエレメントとの照合を行うため,その処理量が推論全体の中で大きな比 率を占める.特に大規模なESでは,条件照合フェーズでの処理に消費される時間 が非常に大きなものとなり,推論時間の大幅な増大を招くことになる.条件照合 フェーズを高速に処理するために,RETE マッチ [17] やTREAT[65] といった条件 照合処理の特性を利用して処理量を削減するアルゴリズムが開発されているが,そ れらをもってしても認知-実行サイクルの95%以上を条件照合フェーズが占めてお り [23],更なる高速化が必要とされている.

本章では、PSの推論を高速化するために、条件照合フェーズに最も多く用いら れる RETE マッチ・アルゴリズムを並列処理する手法について論ずる.まず、PS と、その PS を成功に導く要因になったともいえる条件照合アルゴリズム RETE マッチについて説明する.次に、RETE マッチ・アルゴリズムで用いられている RETE ネットワークのモデル化を行い、そのモデルに基づいて並列度及び並列化 時の速度向上度を計算する、RETE マッチ・アルゴリズム並列化の解析的評価法 を提案する.続いて、RETE マッチ・アルゴリズムの並列化軸を抽出し、単純にこ の並列化軸に沿った基本的な並列化方式を示す.これら基本並列化方式及び既存 の並列化方式を、前述の解析的評価法に基づいて評価する.評価結果から、RETE マッチ・アルゴリズムは本質的には数十倍の高速化の可能性があることがわかる. しかし,従来方式では,十分に並列性を利用できていないか,または,通信オー バヘッドの影響を受けやすいものであるため,現実的な通信バンド幅に制限した 場合には10倍程度の速度しか得られないことを示す.

上記の並列化軸の抽出と評価により得た知見に基づき,RETE マッチ・アルゴ リズムの並列性を引出し,実現容易な構成の並列コンピュータにおいても10数倍 以上の速度向上度を実現できる TWIN(top two-input node distribution)方式を提 案する.TWIN 方式は,RETE ネットワークの構造的な並列性と,RETE ネット ワークを構成するノードでの処理におけるデータ的な並列性を,通信の必要性が 少なくなるように組合わせた方式である.このため,RETE マッチ・アルゴリズム が内包する並列性を十分に引出すと同時に,通信頻度も小さく抑えることが可能 となり,実現が容易なバス結合型並列コンピュータでも10数倍から数十倍の速度 向上比が期待できる方式である.従来方式を評価したと同一の解析的評価手法に よりTWIN 方式の性能を評価するとともに,実際のESを用いて実験を行い,本 方式の有用性を実証する.

2.1 プロダクションシステムとRETE マッチ・アルゴ リズム

本節では, PS の構成及び推論動作である認知-実行サイクルについて述べると ともに,認知-実行サイクル中で最も処理量が多い条件照合フェーズに用いられて いる, RETE マッチ・アルゴリズムについて説明する,

2.1.1 プロダクションシステム

1960年代から 70年代にかけて化学構造同定システム DENDRAL[16] や医学診断・治療支援システム MYCIN[85] など,専門家と同様に高度な判断ができる ES が開発された.70年代後半になると,これら ES から知識表現技法及び推論制御技法を抽出し応用独立化を図った ES 構築用ツール[63] が開発されるに至る.これらに採用された代表的な推論制御技法が IF—THEN—型のルールに基づいて推論を行う PS である.PS を用いた ES 構築用ツールは,推論の高速化を実現する RETE マッチ・アルゴリズムを採用した OPS5[9] が開発されるに至り,ほぼ実用の域に



図 2.1: プロダクションシステムの構成

達した.その後,このOPS5と同様の推論制御技法とRETE マッチ・アルゴリズ ムを採用した ES 構築ツールが多く開発されている [45].

PSは、ルールを格納するプロダクションメモリ (PM:production memory)と、事 実データや中間データを格納するワーキングメモリ (WM:working memory)、そし て、PM、WMの双方を参照し解釈実行する推論インタプリタから構成される[72]. 図 2.1 に PS の構成を示す.PM には if—then—型のルールが格納される.個々 のルールは、条件部または LHS(left-hand side) と呼ばれる条件要素の連接と、ア クション部または RHS(right-hand side) と呼ばれる動作の集合とから構成される. WM には、事実、状況、推論の途中結果などの宣言的なデータが格納される.これら の個々のデータはワーキングメモリエレメント (WME:working memory element) と呼ばれる.PM は長期記憶 (long-term memory)、WM は短期記憶 (short-term memory) と呼ばれることもある.

WME 及びプロダクションルールは具体的には以下のように記述される (OPS5[9] での文法を例としている).

WME

WMEは,そのWMEが属するクラス名と,0個以上の属性名-属性値の組に よって記述される.クラスはそのWMEが含む属性を定義しており,以下の ように書く.

これは Person というクラスが属性 name, father, mother, age, そして city-of-residence を持つことを表す.また, Move というクラスは,属性 name,from そして to を持つことを表している.

WMEは,必ず上述のクラスのいずれかに属し,以下のように記述される.

(Person ^name Teresa ^mother Helen ^father Cleve ^age 21 ^city-of-residence Swannanoa)

リストの先頭, すなわち上の例では Person, がその WME の属するクラス を表している.以後の要素は,属性名とそれに対応する値の組の羅列である. この例では属性 name の値が Teresa であり,属性 mother の値が Helen,属性 father の値が Cleve,属性 age の値が 21,そして属性 city-of-residence の値が Swannanoa であることを表している.

実際は,WMEには上述のクラスと属性名–属性値に加えタイムタグ(time tag)が付与されて WMに格納される.タイムタグは,WMEを一意に識別 するための番号で生成順にふられる.

プロダクションルール

プロダクションルールの例を以下に示す.

(p new-residence

```
-->
(modify 1 ^city-of-residence <city2>)
(remove 2))
```

プロダクションルールであることを表すpに続き,ルール名new-residence が記述される.次に条件部が記述され,-->以降にアクション部が書かれる. 条件部は,複数の条件要素の連接として構成される.この例では,

(Person `name <name1> `city-of-residence <city1>)

及び

がそれぞれ条件要素である.

条件要素には,その条件要素にマッチするためにWMEが満足すべき条件としての属性名と値の組が羅列される.値としては,定数値や計算によって得られる値(実現値)だけでなく,変数(パターン変数)も指定できる.上の例では,^{*}type permanent において実現値が指定されている.これは,属性typeの値として permanent を持つWME にのみマッチする.一方,^{*}name <name1>,^{*}from-city <city1>などはパターン変数が指定されている.この場合は,同一の変数に対して同一の値が束縛できるようなWME の組が存在した場合に,そのWME の組にマッチする.次の二つのWME,

```
(Person ^name Teresa
    ^mother Helen
    ^father Cleve
    ^age 21
    ^city-of-residence Swannanoa)
```

(Move ^name Teresa

^type permanent
^from-city Swannanoa
^to-city Pittsburgh)

がある場合に,第1,第2の両方の条件要素に含まれるパターン変数<name>, <city1>を,それぞれTeresa,Swannanoaに束縛することが可能なため,こ の二つのWMEはマッチする.また,同時に,第2の条件要素に含まれる変 数 city2はPittsburghに束縛される.

アクション部には,条件部を満足するWMEの組(インスタンシエーション) があった場合に実行されるアクションを記述する.アクションには,WME に対する生成(make),更新(modify),削除(remove)といった操作や,情報 の表示,システムの制御,他のプログラムの呼出しなどが記述される.WME 操作のアクションにおいては,操作対象のWMEをそれがマッチする条件要 素の番号で指定することができる(makeの場合は新たなWMEを生成するの で当然ながら操作対象の指定はない).例では,modifyの対象は第1の条件 要素にマッチしたWMEであり,removeの対象は第2の条件要素にマッチ したWMEである.ただし,ここでは説明を簡潔とするためこの記述法を用 いているが,実際のプログラミングでは保守性を高めるためにパターン変数 と同様の変数記述を用いて以下のように書くことが多い.

```
(p new-residence
```

2.1.2 認知-実行サイクル

ES構築ツールのほとんどで用いられている,やり直しなしの前向き PS(irrevocable forward chaining production system)では,次の3つのフェーズからなる認知-実行サイクル (recognize-act cycle)を繰り返すことによって推論を行う.

1.条件照合 (match)

すべてのルールについて,条件部とその時点のWMとの照合を行う.条件 部にマッチするWMEの組が見つかった場合には,これらマッチしたWME の組とルールそれ自体に関する情報(これをインスタンシエーションと呼ぶ) を競合集合(conflict set)に追加する.

2. 競合解消 (conflict resolution)

条件照合が完了した時点で複数のインスタンシエーションが競合集合にある 場合に,定められた戦略に従って実行すべきインスタンシエーションを一つ だけ選び出す.この戦略を競合解消戦略(conflict resolution strategy)と呼ぶ. 代表的な競合解消戦略である LEX と MEA について以下に述べる.

 \mathbf{LEX}

LEX 戦略は,より新しい WME を含み,より厳しい条件を満足するインスタンシエーションを選択する戦略である.以下の手順で選択する.

- 1. 以前選択したインスタンシエーションは選択しない(同一処理を永 久に繰り返すことがないようにするため)
- タイムタグが最も新しい WME を含むインスタンシエーションを 選択する.
- 条件要素数の多いルールのインスタンシエーションを選択する、条件要素数が同じ場合には、条件部で行われるテスト数が多いインスタンシエーションを選択する。
- 4. 上記を順に適用してもインスタンシエーションを一つだけに絞り込めない場合は,残ったインスタンシエーションから任意に選択する.

MEA

MEA 戦略は LEX 戦略を拡張したもので,以下の手順でインスタンシ エーションを選択する.

- 1. 以前選択したインスタンシエーションは選択しない(同一処理を永 久に繰り返すことがないようにするため)
- インスタンシエーションを構成する最初の WME(条件部の最初の 条件要素にマッチする WME)のタイムタグが最も新しいものを選 択する.
- 3. タイムタグが最も新しい WME を含むインスタンシエーションを 選択する.
- 条件要素数の多いルールのインスタンシエーションを選択する、条件要素数が同じ場合には、条件部で行われるテスト数が多いインスタンシエーションを選択する、
- 5. 上記を順に適用してもインスタンシエーションを一つだけに絞り込めない場合は,残ったインスタンシエーションから任意に選択する.
 MEA 戦略では,インスタンシエーションを構成する最初のWMEのタイムタグを選択の基準とする条件が追加されている.これにより,第1条件要素に副目標や制御の切替えを記述して,推論動作の見通しを良くすることができる.
- 3. 実行 (act)

競合解消によって選びだされたインスタンシエーションに対して,そのルー ルのアクション部を実行する.これをルールの発火(fire)と呼ぶ.一般に,ア クション部にはWMEの追加・更新・削除といった操作が書かれるため,こ の実行フェーズによりWMの内容が変化する.

実行フェーズでの WME の追加・更新・削除によって, WM が変化し条件照合 フェーズにおいて前回とは異る WME とルールの組合せがマッチすることになる. これにより競合解消フェーズにおいて新たなインスタンシエーションが選択され, このインスタンシエーションのルールが実行フェーズで発火し, WM の新たな変 化を引起す.このような動作の繰返しにより推論が進んで行くことになる.この 認知-実行サイクルが停止するのは次のような場合である.

- 条件照合フェーズが完了した時点で競合集合にインスタンシエーションが一つもない場合
- アクション部に明示的な停止命令が記述されたルールが発火した場合

これら停止条件が満足されると,推論インタプリタは停止し,推論完了となる.

2.1.3 RETE マッチ・アルゴリズム

条件照合フェーズでは,最も原始的には,PMに含まれる個々のルールに対し, WMに含まれるWMEのあらゆる組合せがそのルールの条件部にマッチするかを 調べることになる.WMにm個のWMEがあったとすると,n個の条件要素を持 つルールに対しては,mⁿの組合せに対する条件部の照合が行われることになる. 実際には,条件要素には照合対象とするWMEのクラスを指定するため,これよ りも少ない組合せとなるが,オーダとしては変わらない.このことから,原始的 な照合処理では,ルール数やWME数の増大とともに条件照合フェーズでの処理 量が急激に増大し,推論動作が非常に低速なものとなってしまう.

条件照合フェーズを効率化する方法は多く研究されており,そのなかで最も広 く用いられているのが OPS5 を成功に導いた RETE マッチ・アルゴリズム [17] で ある.RETE マッチ・アルゴリズムは,前サイクルでの条件照合結果を記憶する ことによって,WME の変化分に対してのみ照合処理を行うことで毎回の条件照 合フェーズでの照合処理を削減する.RETE マッチ・アルゴリズムでは,すべて のルールの条件部は RETE ネットワークと呼ばれる一種のデータフローグラフに 展開され,変化した WME (トークンと呼ばれる)がこれを流れる事により照合が 行われる.以下のようなルールに対する RETE ネットワークの概念図を図 2.2 に 示す.

(p R1
 (C1 ^a1 100 ^a2 <x>)
 (C2 ^b1 ABC ^b2 <x>)
 -->
 (make C3 ^c1 <x> ^c3 ABC))

RETE ネットワークは次のようなノードから構成されている.

ルートノード (root node)

RETE ネットワーク全体の根となるノード. すべてのトークンはここから RETE ネットワークに注入される.



図 2.2: RETE ネットワークの概念図

定数テストノード (constant-test node)

クラスが適合しているか,属性の値が与えられた定数値と等しいかといった 条件要素内に閉じたテスト(条件内テストと呼ぶ)を行うノード.1入力ノー ド (one-input node) とも呼ばれる.

2入力ノード (two-input node)

複数の条件要素に書かれた同名のパターン変数が同一の束縛値を持つかどう かをテスト(条件間テストと呼ぶ)するノード.

終端ノード (terminal node)

ルールの条件部に記述されたすべての条件要素にマッチしたトークンが到達 するノード.終端ノードに到達したトークンはルールの情報とともにインス タンシエーションとして競合集合に追加される.

メモリノード (memory node)

定数テストノード及び 2 入力ノードを通過したトークンを記憶するノード. 定数テストノード直下のメモリノードを α メモリ, 2 入力ノード直下のもの を β メモリと呼ぶ. ルートノードから定数テストノードまでは条件要素内に閉じたテストを行うネットワークであり判別ネットまたは弁別ネットと呼ばれる.また,2入力ノードで構成されるネットワークは条件要素間のテストを行うもので結合ネットと呼ばれる. RETE マッチ・アルゴリズムでの条件照合処理は以下のような手順で行われる.

- 1. 実行フェーズでの WM 更新によって WME が変化すると,その変化分がトー クンとして RETE ネットワークに注入される.
- 2. ルートノードから伝播したトークンは,定数テストノードにおいて条件要素 内の定数値との比較が行われる.このノードでの比較が成功すると,その下 つながる枝に伝播する.
- 定数テストノードを通過したトークンは、そのノードと接続された2入力ノードへ伝播するとともに、その枝上のメモリノード(αメモリ)に記憶される、トークンが伝播してきた2入力ノードは活性化(activation)される.2入力ノードでは、条件要素にまたがる変数の照合を行うために、入力となる2本の枝のメモリノードに記憶されたすべてのトークンとの突合せが行われる.この処理は結合演算(join)とも呼ばれる.ここでの比較が成功すると、それらマッチした二つのトークンの組を新たなトークンとして、その下の枝へと伝播させる(図 2.3).
- 4. 更に従属に2入力ノードが接続されている場合には、伝播してきたトークンはその2入力ノードに入力されるとともに、枝上のメモリノード(βメモリ)に記憶される.2入力ノードでは上のステップと同様の突合せが行われる、従属につながった2入力ノードがある限り、同様の処理が繰返される.
- 5.2入力ノードをすべて通過して終端ノードに到達した場合,そのトークンは照 合に成功したことになる.ルールの情報とともにインスタンシエーションと して競合集合に登録される.

上記の動作をする RETE マッチ・アルゴリズムが条件照合フェーズを効率的に 処理できるのは,以下の二つの特徴による.

中間結果の保存

RETE ネットワークの α メモリ, β メモリには,以前のサイクルでの条件照 合の途中結果が保存されることになる.このため,サイクルごとにすべての WME に対して条件テストを繰り返す必要がなくなる.すなわち,各サイク ルでの条件照合はルールの発火によって変化した WME に対してのみ行えば



図 2.3: 2入力ノードでの処理

良いことになる.実際の応用システムの測定によれば,サイクルごとに条件 照合が必要となるのはRETEネットワークのごく一部に過ぎない[23].また, ESの規模が増大しても,サイクルごとに活性化される2入力ノード数は,そ れほど大きくならない.このことが,RETEマッチ・アルゴリズムを用いる ことにより大規模ESでも条件照合を実用的な時間で処理できる大きな要因 となっている.

ネットワークの共有

RETE ネットワークでは,異なるルール間でも,同一の照合条件のものは一 つのノードとして共有する.このノードの共有により定数テストノードの数 は1/4~1/9に,2入力ノードの数が2~3割削減され,実行速度が1.4倍向 上すると報告されている[23].

上述の通り,中間結果の保存による再計算の大幅な削減と,ネットワークの構造による同一条件照合の共有により,RETEマッチ・アルゴリズムは大幅な速度向上を実現している.しかしながら,これを用いてさえも,条件照合フェーズが推論時間のうち90%以上を占める報告されている[23].

2.2 プロダクションシステム高速化手法

RETE マッチ・アルゴリズムは多くの ES 構築ツールで採用されているが,これを用いてさえも条件照合フェーズが推論の90%以上もの処理時間を占めている. 計画問題向けで認知-実行サイクルを多く繰り返すタイプの ES や,探索型でルー ル発火により多数の WME が変化する ES では,条件照合フェーズの処理時間が原 因で推論に非常に長い時間を要することになる.このため,条件照合フェーズを 更に高速化し,推論時間をより短縮することが望まれている.

RETE マッチ・アルゴリズムの高速化法としては, RETE ネットワークの構造 や個々のノードでの処理を最適化して処理量を減らす方法 [5,43] と,複数のプロ セッサで分割処理する並列化による方法 [21,75] とがある.本論文では並列化によ る方法に焦点をあてており以降の節で詳述するので,本節では RETE ネットワー クの最適化について概観する.

RETE マッチ・アルゴリズムを用いた推論インタプリタでは, α メモリ, β メモ リを単純なリストとして実装しているものが多い.この場合には,条件間テスト が2重ループで計算され,処理時間はトークン数の自乗に比例する.これを高速 化するために, α メモリ, β メモリへのトークンの記憶を単純なリストとせずハッ シュ表で実現する方法が提案されている[24].ハッシュ表による実装を行うと,条 件間テストの多い ES に対しては 2.5 倍~3.5 倍程度の性能向上が得られると報告 されている.

更に高度な手法として,RETE ネットワークをより効率的な構造に変形するこ とが考えられている.ART[12] やYES/OPS[82] 等では,条件間テストの実行順序 や2入力ノードの結合構造をES設計者が指定する方式を提案している.効率の良 い構造を指定するためのヒューリスティックスとして次のようなものが知られて いる.

- トークン数の少ない条件要素から条件テストを実行する
- 変更量の少ない条件要素から条件テストを実行する
- RETE ネットワークの結合構造を共有する

しかしながら, ES 設計者にとって, これら3種類のヒューリスティックの相互 作用を考慮しながら最適な RETE ネットワーク構造となるようなルールを記述す ることは容易ではない.この問題を解決するために, ES の動作特性に基づいて RETE ネットワークの構造を自動的に最適化する手法が提案されている[43].こ の手法は, RETE ネットワークのコストモデルを構築し, ES の実行を測定して得 られたパラメータに基づいてコストが最小となるように RETE ネットワークの結 合を最適化する.これにより ES 設計者の試行錯誤によることなく, また, 保守性
を損なわずに最適化が行われることになる.更に,人手の試行錯誤による最適化 によりも良い性能が得られると報告されている.

2.3 条件照合処理の並列性と従来の並列化方式

本節では,RETE マッチ・アルゴリズムの処理の並列性について論じ,従来提 案されている方式がどのような並列性をどの程度の粒度で利用しているか,すな わち従来方式の並列化軸における位置付けを示す.

RETE ネットワークはデータフローグラフととらえることができる.トークン がこのグラフを流れるデータであり,グラフの各ノードでは条件内テストや条件 間テストなど,トークンあるいはトークンの組に対する比較演算が行われる.特 に2入力ノードでは,それぞれの入力枝上のメモリノードに記憶されたトークン をペアとして比較が行われるため,比較演算を多数回繰り返すことになる.した がって,複数のトークンが同時に伝播する経路としての構造的な並列性,ノード において多数のテストが同時に行われるノード処理の並列性の二つの軸が考えら れる.以下では,この二つの並列性について詳述する.

RETE ネットワーク構造の並列性

RETE ネットワークには,1個のルートノードがあり,ここがトークンの入口となる.ルートノードには,定数テストノードから構成される弁別ネットへの枝が接続されている.弁別ネットでは,すべてのルールのすべての条件要素に対する定数テストノードが含まれるため,ルートノードから弁別ネットへの枝はPMに含まれる全条件要素に相当する数だけに分岐していることになる.

弁別ネットの下段には2入力ノードと終端ノードから構成される結合ネットが 接続されている.RETE ネットワークの2入力ノードは,二つの入力のうち一方 は必ず弁別ネット内の定数テストノードに接続される.したがって,結合ネット 最上段に位置する2入力ノードは二つの入力がともに弁別ネットに接続され,そ れ以下の段では,例えば左側の入力は1段上の2入力ノード,右側の入力は弁別 ネットに接続されることになる(図2.4).RETE マッチ・アルゴリズムの特徴であ るルール間でのノード共有のために,一つの定数テストノードが複数の2入力ノー ドへ接続されている場合がある.同様に,ある2入力ノードの下段には一つ以上 の2入力ノードが接続される場合がある.



図 2.4: 2入力ノードの連鎖

ルートノードからトークンが入力された後は,RETE ネットワークをデータフ ローグラフとしてトークンが流れることになる.このため,弁別ネットでは,ルー トノードから分岐した枝の数だけ並列に処理が可能である.結合ネットでは,従 属に接続されている2入力ノードの連鎖は逐次に処理される必要があるが,ある 連鎖と別の連鎖は並列に処理できる.なお,2入力ノードは二つの入力を持つた め,両入力からのデータ到着を待つ同期処理が必要なように見えるが,次に述べ るように,RETE マッチ・アルゴリズムの場合にはそのような同期は不要である. 2入力ノードでは,一方の入力よりトークンが入来し,そのトークンと他方の入力 上のメモリノードに記憶されたトークンとの比較が行われる.すなわち,トーク ンが入来した際の比較相手となるトークンは既にメモリノードに記憶されている ものだけである.したがって,トークンが入来し次第処理を開始することができ, 同期は不要なのである.

以上のように, RETE ネットワークの構造に着目した場合, 弁別ネットでは定 数テストノードごとに, 結合ネットでは2入力ノードの連鎖ごとに並列処理が可 能である.ただし, このような並列処理可能な単位に基づいて単純に処理を分割 しプロセッサにマッピングしても,良い結果が得られるとは限らない.RETEネットワークを分割するとノード間をつなぐ枝が切断される.この場合には,分割した処理の単位の間で通信が必要となり,通信オーバヘッドが生じるため,枝を多く切断するほど処理速度が低下する.また,一つのトークンのみに注目すれば2入力ノードの連鎖は逐次にしか処理できないが,認知-実行サイクルで複数トークンが発生したり上段の2入力ノードでの照合によって複数のトークンが発生する場合があり,この場合には従属に接続されたノードはパイプライン的に並列処理できる.したがって,このような場合には,2入力ノードの連鎖も分割した方が,より多くの並列性を利用できる.

ノードでの処理の並列性

弁別ネットの各ノードでは,一つのトークンに対して,単純な比較が行われる だけである.このため,個々の定数テストノードでの処理には並列性はない.もっ とも,その処理の単純さゆえ,弁別ネットでの処理時間がRETEマッチ・アルゴ リズム全体の処理時間に占める割合は小さい.

弁別ネットを通過したトークンは、結合ネットの2入力ノードのどちらか一方 の入力に伝播して来る.そして,もう一方の入力の直上にあるメモリノードに記 憶されたすべてのトークンとの条件間テストが行われる.ここで,テストに成功 するものがあれば,成功したトークンのペアの情報を持つ新たなトークンが生成 され,より下段の2入力ノードへと伝播させられる.テストに成功するトークン がある限りペア情報を持つ新たなトークンの生成と伝播が続けられ,トークンが 終端ノードに達するとインスタンシエーションとして競合集合に追加される.

上述のように,2入力ノードではメモリノードに記憶されたトークンの数だけテ ストが繰り返されるため,これを並列に処理することが可能である.並列化に際 しては,入来したトークンは,その2入力ノードを処理すべきすべてのプロセッサ に複写される必要がある.一方,メモリノードに記憶されたトークンはどれかの プロセッサ上にあれば良く,また,テストも他のプロセッサからは独立に処理す ることができる.2入力ノード処理の並列化では,テスト対象となるトークンは異 なるものの,テストする内容は同一であるため,処理量のばらつきは小さいと考 えられる.また,プロセッサ間の通信量は,メモリノードに記憶されるべきトー クンのプロセッサへの蓄積方法及び配布方法に依存する. 上記の考察から,それぞれの並列性を利用したいくつかの方式を容易に考える ことができるし,実際にそれらの多くは既に提案されている.以下に,そのよう な並列化方式を列挙する(図 2.5).

ルール並列化方式

個々のルールを並列処理の単位とする自明な方式である.RETE ネットワークの構造的並列性の着目した方式の一種と位置付けることができるが,ネットワークの分割と同時に,複数ルールで共有されていたノードがそれぞれの処理単位に複写されることになる.これは,並列化に伴う処理量の増加,すなわち分割損をもたらす.

トップノード並列化方式

結合ネット最上段の2入力ノード(トップノードと呼ぶことにする)とそれに 接続されたすべてのノードを並列処理の単位とする方式である[100].トップ ノードに基づいて RETE ネットワークを分割することにより,結合ネットで は枝を切断することがなく,通信の必要がない.一方で,粒度はルール並列 化方式よりも更に大きくなる.また,分割した結合ネットの複数に共有され ている定数テストノードは,複写してそれぞれの処理単位に含ませる.これ によって,ルール並列化方式同様に分割損が生ずる.ただし,弁別ネットの 処理量は結合ネットでの処理量にくらべて圧倒的に小さいため,この分割損 による処理時間の増加は小さいと予測される.

ノード並列化方式

個々のノードを処理単位とする方式である [26] . 上記考察で述べたように,1 個のトークンだけの動作に着目すると,従属に接続された2入力ノードは逐 次的に処理しなければならず,ノードにまで処理を分割する利点はほとんど ないが,RETE ネットワーク内を複数のトークンが流れる場合には,このよ うな2入力ノードの連鎖でもパイプラインとしての並列処理が可能である. ノードの入力と出力の枝がすべて切断されるため,トークンの伝播があるご とにプロセッサ間通信が必要となる.

ジョインスライス並列化方式

2入力ノードにおけるトークンのテストのそれぞれを処理単位とする方式で



図 2.5: RETE マッチ・アルゴリズムの並列化方式

ある [53] . ノード処理における並列性を最大限に利用する方式で,メモリノー ドに記憶された個々のトークンに対して1個ずつのプロセッサを割り付ける. トークンが伝播して来た場合には,これが複写されて各プロセッサに入力さ れる.各プロセッサは,入来したトークンと自分が持つトークンとのペアに 対するテストを1回だけ行い,成功すればトークンのペアの情報を含む新た なトークンを生成して下段のノードが割り付けられたプロセッサに流す.構 造的にはノード並列化方式と同様に入力と出力の枝がすべて切断されており, トークンの伝播がプロセッサ間通信の機会となるが,枝そのものが照合対象 となるトークンの数だけ分岐することになるため,通信量は更に多くなる.

RETE ネットワークのモデル化による並列化方式 の評価

前節で列挙した RETE マッチ・アルゴリズム並列化方式のなかには,既に提案 されその性能が報告されている方式も多い.しかし従来の報告での評価手法は,特 定の ES を対象としたシミュレーション評価によっており,報告ごとにサンプル ES が異なるため,並列化方式相互の比較が困難であった.RETE マッチ・アルゴ リズムの並列化による速度向上度は,対象となる ES の問題特性に大きく依存する ため,並列化方式を相互に比較するためにはこの問題特性を一致させる必要があ る.また,問題への依存性も比較するために,広範囲の ES 特性にわたる評価が望 まれる.

本節では,RETE マッチ・アルゴリズム並列化方式の速度向上度を解析的に評価する手法を提案する.本評価法では,RETE ネットワークをモデル化し,この モデルに基づいて並列度や処理量をESの問題特性で表現する.これを用い,与えられた ES 問題特性に対する速度向上度を計算する推定式を導出する.この推定式を用いて並列化方式の比較を行い,各方式の適用領域,ハードウェアの要求条件を明確化する.

2.4.1 エキスパートシステムの問題特性

ここでは,並列化方式の速度向上度に影響を与える ES 問題特性を抽出する.並 列化方式は RETE ネットワークの構造とノードでのデータ処理に基づいて処理を 分割しているため,これらに影響するパラメータが必要である.ただし,パラメー タから構造や処理内容が完全に特定できる必要はなく,速度向上度の推定が可能 となるような統計的な数値が得られれば十分である.

このような観点から ES 問題特性として表 2.1 及び表 2.2 に示すパラメータを抽出した.表 2.1 は RETE ネットワーク構造の推定に必要なパラメータ,表 2.2 は ノードでの処理特性の推定に必要なパラメータである.

構造を支配する問題特性パラメータ

個々の条件要素に対し定数テストノードが生成されるため,ルール数とルー ルあたりの条件要素数の平均値がわかれば弁別ネットでのノード数が推定で きる.また,個々のルールに対し従属接続される2入力ノードの数は,条件 要素数に依存する.異なるルールに同一の条件テストがある場合,それに対 応するノードは共有される.したがって,ルール数Rと1ルールあたりの条 件要素数E,そして,同一条件内テストの比率S_cがわかれば,ノード数や 接続枝数などのRETE ネットワークの構造に関する値を推定できる.

動作を支配する問題特性パラメータ

ルールあたりのアクション数 Aは,一つのルールに含まれる WME 操作アク

表 2.1: RETE ネットワークの構造を支配する問題特性パラメータ

パラメータ	記号
ルール数	R
ルールあたりの条件要素数	E
同一定数テストの比率	S_c

ションの数の平均値である.また,アクション部更新動作比率 β_m は,WME 操作アクション中の WME 更新動作の割合である.WME の生成操作及び削 除操作はそれぞれトークンを1個しか生成しないが,WME 更新操作では, トークンが2個 (旧い内容の WME の削除と新たな内容の WME の生成)発 生するため,1認知—実行サイクルあたりのトークン発生数を推定するために β_m は必要である.クラス数 L は ES に含まれるクラスの種類である.また, WME の数は,生成,削除動作により推論中に変化するが,ここではその平 均値を用いる.これらは,ES ソースプログラムの分析,ES 設計段階での見 積によって得られる.

条件内テストの成功確率 α_c 及び条件間テストの成功確率 α_j は,個々のノードで異なるはずであるが,ここではRETE ネットワークの全体的な動作特性が推定できれば十分なため,一定値と仮定する. α_c , α_j は ES の設計に大きく依存し,正確な値を得るには実際に ES を動作させ測定する必要があるが,設計時に見当がつく認知–実行サイクルごとの照合成功ルール数から概算する事もできる.一般には,条件内テストを緩くし条件間テストで最終的に絞り込むので, α_c は 10~数十%, α_j は 1%以下といわれている [23].

以上のパラメータから, RETE ネットワーク内で活性化されるノード数,活性 化されたノードにおける条件テスト回数などを推定することができる.

2.4.2 RETE ネットワークのモデル化

RETE ネットワークを構造的にも動作的にも特徴づけているのは2入力ノード である.2入力ノードは,定数テストノードを通過したトークンとメモリノードに 蓄積されたすべてのトークンとの条件間テストを行うため,処理量が他ノードに 比べ非常に大きい.更に,あらゆる種類のノードは必ず2入力ノードに接続され

表 2.2: RETE ネットワークの動作を支配する問題特性パラメータ

パラメータ	記号
ルールあたりのアクション数	A
実行部の更新動作比率	β_m
WME 数	W
クラス数	L
条件内テストの成功確率	α_c
条件間テストの成功確率	α_j

るため,このノードの特性が推定できれば他ノードの特性も付随的に求まる.そ こで,ここでは2入力ノードのふるまいに着目し,RETE ネットワークのモデル を構築する.

代表的な ES についての分析 [23] に基づけば,以下の事実が導き出される.

事実

- 2入力ノードの出力枝の分岐数は比較的少数
- ルールあたりの条件要素数の度数分布は条件要素数の増大に伴い指数
 関数的に減少

この事実より,2入力ノードを以下のようモデル化する.

2入力ノードのモデル

- 出力枝の一定の分岐率 B を持つ
- 一つのノードは確率 P で終端する

このモデルによれば,図 2.6 のように,出力が平均 B 本あり,そのノードから出る枝の1本が一定確率 P で終端ノードに接続されることになる.したがって,従属接続される2入力ノードは一段毎に (B - P) の割合で減少する.すなわち,2入力ノードの従属段数 (条件要素数 - 1 に等しい)の度数分布は指数関数的に減少し,上記事実に良くあう.このモデルを規定するパラメータ B 及び P と問題特性との関係を以下に示す.



図 2.6: 2 入力ノードのモデル

E と *P* の関係

1 段目の 2 入力ノード数を d_o としたときに, n 段目で終端するノードの数 d_n はこのモデルより $d_n = d_o P(B - P)^{n-1}$ となる.これより, 全終端ノード数 D_t は,

$$D_t = \sum_n d_n = \sum_n d_o P (B - P)^{n-1} = d_o \frac{P}{1 - (B - P)}$$
(2.1)

となり、その ES における従属段数の平均値 e は、

$$e = \sum_{n} n \frac{d_n}{D_t} = \sum_{n} n \frac{d_o P (B - P)^{n-1}}{d_o \frac{P}{1 - (B - P)}} = \frac{1}{1 - (B - P)}$$
(2.2)

で計算できる.ところで,E = e + 1であるから,

$$P = (B-1) + \frac{1}{E-1}.$$
(2.3)

ルールあたりの条件要素数の平均 E は ES のプログラムを見れば容易に得られる から,残る分岐数 B が決まれば RETE ネットワークの特性は一義的に決定できる. B は ES のルール記述を分析すれば正確に求まるが,一般には,共通部分が少ない もので 1.1,共通部分が多いものでも 1.9 程度と報告されている [23].

2.4.3 RETE ネットワークの諸特性

ここでは,並列化による速度向上推定のために必要となる RETE ネットワークの 構造的特性及び処理量特性を導出する.構造的な特性としては以下のものがある.

定数テストノードの総数 D₁: 弁別ネットには定数テストノードが含まれるため, これが弁別ネットでのノード総数となる.

- 2入力ノードの総数 D₂: 結合ネットは,2入力ノードと終端ノードから構成されている.終端ノードはルール数に等しいことは自明であるし,最下段の2入力ノードに付随するものと考えることができる.したがって,2入力ノードの数が結合ネットの構造を支配することになる.
- 定数テストノードから2入力ノードへの接続枝数 S: 弁別ネットと結合ネットとを 接続する枝の数である. 粒度が大きく結合ネットの枝を切らない分割をする ルール並列化方式やトップノード並列化方式でも, 弁別ネットと結合ネット とを結ぶ枝は切断される.したがって, 通信オーバヘッドを推定するために, この枝数の推定が必要となる.

また,処理量特性としては以下のものがある.これらは,並列化のためにRETE ネットワークを分割した際のそれぞれの処理単位の処理量を支配する.処理量ば らつきが大きいと,プロセッサ間で負荷の不均衡が生じて速度向上を阻害するし, 分割損によって総処理量が増加しても速度が低下する.したがって,並列化によ る速度向上を推定するために,これら特性が必要となる.

- 活性化される定数テストノード数 O₁: 認知-実行サイクルの実行フェーズにおい て発生したトークンは,条件照合フェーズにおいて RETE ネットワークの ルートノード入力される.ルートノードからは弁別ネットへトークンが流れ 込み,そのトークンが持つクラスと同一のクラスの条件内テストを行う定数 テストノードが活性化される.O₁は,1個のトークンによって活性化される 定数テストノードの延べ数を表す.
- 弁別ネットを通過するトークン数 T_t :活性化された定数テストノードにおいて条件内テストが行われ,テストに成功したトークンが結合ネットへと流される. T_t は,この定数テストノードでテストに成功するトークンの数を示す.
- 活性化される2入力ノード数 O₂: 定数テストノードを通過したトークンは,それ が接続された2入力ノードを活性化する.また,2入力ノードでテストに成 功すると,新たなトークンが生成され,更に下段の2入力ノードを活性化す る.O₂は,1個のトークンの入力によって活性化される2入力ノードの延べ 数を表す.
- 2入力ノードでの平均テスト回数 *j*: 2入力ノードでは,入力されたトークンと,対 向する入力上のメモリノードに記憶されたトークンそれぞれとをペアとして

条件間テストを行う.したがって,2入力ノードでは,条件間テストをメモ リノードに記憶されたトークンの数だけ繰り返すことになる.*j*は,この条 件間テストの回数を示す.

認知-実行サイクルあたりの発生トークン数 *M*:上記の特性値は,1個のトークン によって活性化されるノード数やテストの回数であった.1回の認知-実行サ イクルでは,複数のトークンが発生する場合が多い.1個の WME に対して 更新が行われるとトークンが2個発生(旧い内容の WME 削除と新たな内容 の WME 生成を行ったと等価のため)するし,ルールのアクション部には任 意数のアクションを記述できるため,1回のルール発火でいくつもの WME が生成・更新・削除される場合もある.*M*は,1回のルール発火あたりのトー クンの発生個数を表す.

これまで述べてきた ES 問題特性と 2 入力 ノードのモデルとを用いて, これらの RETE ネットワーク特性を導出する.ただし,速度向上の計算には,処理量の平均, 分散など統計量がわかれば十分なため,導出に際し以下のような近似を行った.

近似

- 各クラスに対する条件要素の数は均一とする.また,トークンもこれに 対し均等に発生することとする.
- 各ノードの照合成功率は一定とする.

RETE ネットワーク特性は以下のように導出される.

定数テストノードの総数 D₁

ルール間で共通の定数テストがなければ,条件要素の総数に等しいので $R \cdot E$ である.実際には S_c だけ共通化されるので,

$$D_1 = R \cdot E(1 - Sc) \tag{2.4}$$

となる.

2入力ノードの総数 *D*₂

まず, m 段目の2入力ノードのノード数を $D_{2(m)}$ とすると, この2入力ノー

ドのうち終端ノードに接続されている数 b_m は,ノード終端の確率がPであることから,

$$b_m = D_{2(m)}P \tag{2.5}$$

となる.これを全段にわたって総和した数はルール数 R に等しいから,

$$R = \sum b_m = P \sum D_{2(m)} = P D_2 \tag{2.6}$$

となる .2 入力ノードの総数 D_2 に対して解いて,

$$D_2 = R/P \tag{2.7}$$

を得る.また,

$$D_{2(m)} = D_2 \{ 1 - (B - P) \} (B - P)^{m-1}$$
(2.8)

である.

定数テストノードから2入力ノードへの接続枝数 S

RETE ネットワークでは2入力ノードの右側入力は必ず定数テストノードに 接続されている.また1段目では左側入力も定数テストノードに接続される. したがって

$$S = D_{2(1)} + \sum D_{2(m)} \tag{2.9}$$

となり, D₂₍₁₎ を D₂ で表わして代入すれば,

$$S = D_2 \{ 2 - (B - P) \}$$
(2.10)

を得る.

活性化される定数テストノード数 *O*₁

1個のトークンによって活性化される定数テストノードは,入力されたトー クンと等しいクラスをテストするノードの数に等しい.したがって,全定数 テストノードをクラス数で除した値,

$$O_1 = D_1/L$$
 (2.11)

となる.

弁別ネットを通過するトークン数 T_t

活性化した定数テストノードでのテストは α_c の確率で成功するので,テストに成功する定数定数テストノード数は $O_1 \cdot \alpha_c$ となる.定数テストノードは平均 S/D_1 の分岐を持ち,これらすべてにトークンが配布されるから,弁別ネットを通過し結合ネットへと入力されるトークン数は,

$$T_t = O_1 \cdot \alpha_c \frac{S}{D_1} = \frac{S \cdot \alpha_c}{L} \tag{2.12}$$

となる.

活性化される 2 入力ノード数 *O*₂

弁別ネットからトークンが結合ネットへと伝播することにより T_t 個の2入力 ノードがまず活性化される.個々の2入力ノードには,従属に平均E-1段 の2入力ノードが接続されている.下段のノードは必ずしも活性化されると は限らないが,ここでは,平均的には全段が活性化されるとして,

$$O_2 = T_t(E - 1) (2.13)$$

とする.

平均照合回数 j

2入力ノードでの照合回数は,そのノードの入力上のメモリノードに記憶されたトークン数に等しい.これは推論を通して変化するが,弁別ネットを通 過したトークンは必ずメモリノードに記憶されるため,全推論過程での平均 を考えれば,全発生トークンのクラスあたりの数(クラスあたりの WME 数 に等しくなる)と条件内テスト成功率との積,

$$j = \frac{W}{L} \alpha_c \tag{2.14}$$

になる.

認知-実行サイクルあたりに発生するトークン数 M

トークンは生成及び削除操作で1個,更新操作で2個発生するため,平均実 行要素数と1実行要素あたりのトークン発生数との積,

$$M = A(1 + \beta_m) \tag{2.15}$$

となる.

表 2.3: RETE ネットワークの構造的特性

項目	記号	計算式
定数テストノードの総数	D_1	$R \cdot E(1 - S_c)$
2 入力ノードの総数	D_2	R/P
定数テストノードから2入力ノードへの接続枝数	S	$D_2\{2 - (B - P)\}$

表 2.4: RETE ネットワークの処理量特性

項目	記号	計算式
活性化される定数テストノード数	O_1	D_1/L
弁別ネットを通過するトークン数	T_t	$S \cdot \alpha_c / L$
活性化される2入力ノード数	O_2	$T_t(E-1)$
2入力ノードでの平均照合回数	j	$(W/L)\alpha_c$
1 認知サイクルで発生するトークン数	M	$A(1+\beta_m)$

以上の結果を表 2.3 及び表 2.4 にまとめる.これらの値を用いることにより,平 均活性化ノード数や各ノードでの平均テスト回数,認知サイクルでの総テスト回 数などが計算できる.例えば,1認知-実行サイクルあたりの結合ネットでの総テ スト回数は, $O_2 \cdot j \cdot M$ と計算できる.

2.4.4 速度向上度の推定式

ここでは,上記の RETE ネットワークのモデルに基づいて, ES 特性と並列化方 式を代入するだけで速度向上度を推定できる一般式を導出する.

認知-実行サイクルを逐次処理した場合の処理時間を T_0 とすると,並列化時の同サイクルの処理時間Tは,

$$T = \frac{QT_0}{N}\gamma + T_C \tag{2.16}$$

で表される.ここで,それぞれの記号は

N: プロセッサ数

Q: 処理の分割による総処理量の増加係数

γ: 負荷ばらつきによる処理時間の増加係数

T_C: 通信オーバヘッドによる処理時間の増加

を表す.ところで,RETE マッチ・アルゴリズムの処理は,ノードでの照合とその 結果であるトークンの伝播であるため,トークン伝播に伴うデータ転送量は各プ ロセッサで処理するトークン数とノード数とに比例すると考えられる.したがっ て,通信オーバヘッドによる処理時間の増加*T_C*は,プロセッサあたりの処理量に 比例し,

$$T_C = \frac{QT_0}{N}C_o \tag{2.17}$$

と書ける.C。は並列化方式に固有の通信オーバヘッド係数である.したがって処理時間は,

$$T = \frac{QT_0}{N}\gamma + \frac{QT_0}{N}C_o = \frac{QT_0(\gamma + C_o)}{N}$$
(2.18)

となり, 速度向上度 Uは,

$$U = \frac{T_0}{T} = T_0 \frac{N}{Q \cdot T_0(\gamma + C_o)} = \frac{N}{Q(\gamma + C_o)}$$
(2.19)

となる.処理量増加係数 Q は, RETE ネットワークをどのように分割したかによ り容易に決定できる.例えばルール並列化方式の場合,オリジナルの RETE ネッ トワークでは,定数テストノードと2入力ノードとの接続枝は S 本であるが,定 数テストノードを共有しないことにより $R \cdot E$ 本に増加する.定数テストノード数 も2入力ノード数もともにこの枝数に比例して増加し,処理量も同様に増加する から,この場合は,Q = RE/S となる.

また,通信オーバヘッド係数 C_o は,認知—実行サイクルあたりの総テスト回数 に対する通信回数の割合を C_R ,一対のトークンのテスト時間に対する1トークン 転送時間の比を C_C とすると,

$$C_o = C_R \cdot C_C \tag{2.20}$$

となる.

つぎに,負荷ばらつき係数 γ について考える.通信オーバヘッドを除いた並列 処理時間 T_P は最も処理時間のかかるプロセッサにより支配され,

$$T_P = \max(T_1, T_2, \cdots, T_N)$$
 (2.21)

となる.ここで, T_i は PE_i の処理時間を表す.負荷ばらつき係数は,負荷均等と 想定した処理時間と T_P との比と考えられるから,

$$\gamma = \frac{\max(T_1, T_2, \cdots, T_N)}{\sum T_i/N} \tag{2.22}$$

となる. T_i について詳細化すれば, RETE ネットワークの諸特性を用いて γ を定 式化できることがわかる.

いま,分割した個々の処理 g_j の処理時間を t_j とする.これらの中には相互に逐次的に処理されなければならないものもあるから,そのような処理を集めて並列化の処理単位を構成する.それらの処理単位を G_1, G_2, \ldots, G_m と表す.また, G_j の処理時間を T_{G_j} と書く事にする.処理単位をプロセッサに均等に割り付ければ,プロセッサあたりの処理単位の数は m/N 個となるから,あるプロセッサでの処理時間 T_i は m/N 個の T_{G_j} を加算したものとなる.すなわち,

$$T_i = \sum_{j=x}^{j=x+m/N} T_{Gj},$$
(2.23)

ただし, x = (i - 1)m/N + 1である.この定式化に基づき,以下の手順で γ が計算できることになる.

- モデルにより T_{Gj}の分布を計算.例えば,ルール並列化方式の場合,処理時間は処理単位に含まれる2入力ノードの数に比例すると考えられるので,2入力ノード従属段数と相似な分布(指数分布)となる.
- 2) 上で求めた分布を持つ母集団から m/N 個取り出した標本値の総和の分布 (す なわち T_i の分布) を求め,その平均値 E(T_i) を計算 [52].
- 3) T_i なる分布を持つ母集団から N 個の標本を取り出した場合の最大値の分布 を求め,その平均値 $E\{\max(T_i)\}$ を計算.
- 4) $\gamma = E\{\max(T_i)\}/E(T_i)$ を計算.

 T_{G_j} の分布を解析的に求めることができれば,以上の手順により γ も解析的に 計算できる.また,モデルから直接に分布が求まらなくとも,実際の ES を動作さ せて処理時間を測定し,既知の分布関数に近似してやることで,以後は解析的に 計算することが可能である.

なお, γ は定性的に以下の性質を持つ.

並列化方式	処理単位	アーキテクチャ
ルール	個々のルール	放送機能を持つ (トークンを全 PE
		に配布するため)バス結合型
トップ	トップノードとそれに	放送機能を持つ (トークンを全 PE
ノード	連なるすべてのノード	に配布するため) バス結合型
ノード	個々のノード	ツリー , メッシュなどのネットワー
		ク結合型
ジョイン	ノード内での個々の	トークン配布 , 収集機構を持つ階
スライス	トークン照合	層的ネットワーク結合型

表 2.5: 並列化方式と好適なアーキテクチャ

- 処理単位の数が多ければ処理時間が平均化されるため、処理量の分布や逐時
 性に関わらず γ は小さくなる、逆に、並列性が小さければ、処理量分布、逐次性が γ に与える影響は顕著となる、
- 処理単位間の逐次性が大の場合には, G_j が含む処理の数が多くなり,処理 単位内での処理量ばらつきが平均化されるため, γ は逐時性に支配される.
- 逐時性小の場合は処理単位の処理量分布が大きく影響する.

2.4.5 各並列化方式の解評価析と考察

本節では,前述した並列化方式のそれぞれに対し,速度向上推定式の各項を計 算し,速度向上度の比較を行う.各方式に対して,それぞれ好適と考えられる並列 プロセッサのアーキテクチャを仮定し,そのアーキテクチャ上での速度向上度を 評価する.並列化方式とアーキテクチャの対応を表2.5に示す.並列化方式とアー キテクチャから,速度向上推定式の各項は表2.6の様に求める事ができる.

ルール並列化方式とトップノード並列化方式の処理量は処理単位に含まれる2 入力ノード数に比例とすると考えられるため,処理量の分布は2入力ノード数の 分布と相似になる.これはまた,ルールあたりの条件要素数の分布と相似でもあ る.逐次的に処理されるものは処理単位内に閉じているため,処理単位間での逐 次性はない.また,通信はトークンがRETE ネットワークに入力された際に,そ れを全プロセッサに配布するために必要となるだけである.放送機構をもったバ

表 2.6: 速度向上度推定式の項の値

	トップノード	ルール	ノード	ジョインス
				ライス
処理単位の数 n	T_t/L	$Q \cdot T_t/L$	$T_t \cdot M/L$	$T_t \cdot M \cdot j/L$
処理量増加係数 Q	$\simeq 1$	$R \cdot E/S$	1	1
処理量分布	処理単位あ	処理単位あ	ノード内で	ほぼ均一
	たりのノー	たりのノー	の比較回数	
	ド数の分布	ド数の分布	の分布に相	
	に相似	に相似	似	
逐次性	なし	なし	ノードの従	無視可
			属数	
通信比率 C _R	$\simeq 0$	$\simeq 0$	1/j	2

スによりプロセッサを結合してあれば,これは一度の放送だけで済むため,通信 オーバヘッドはほとんど無視できる.

ノード並列化方式では,処理量のばらつきはノード内での比較回数のばらつき とノードの接続関係による逐次性とに起因する.前段の2入力ノードの処理が完 了しない限り次の段の2入力ノードの処理は開始できないため,ノードの逐次性 の方がより深刻であり,処理量のばらつきもこれが支配的である.通信は個々の ノードの処理ごとに1回必要となる.1ノードあたりj回のテストが行われるので あるから,総テスト回数に対する通信回数の比率は,1/jとなる.

ジョインスライス並列化方式は個々のテストが処理単位であるから処理量ばら つきはほとんどない.一方,テストを行うために他のプロセッサからトークンを 受信し,テスト結果を他プロセッサに送信する必要があるため,総テスト回数の2 倍の回数の通信が必要となる.

以上により速度向上度を推定するのに必要な項がすべて導出できるので,これ を用いて各並列化方式を評価する.まず,適当なパラメータを持つ ESを想定し, それに対する条件照合フェーズの速度向上度を計算して,各並列化方式の実用性 能とスケーラビリティを概略的に調べる.次に,ESパラメータを変化させ,問題 特性に対する速度向上度の感度を評価する.

図 2.7 は,表 2.7 に示すパラメータを持った中規模 ES に対して条件照合フェーズの速度向上度を計算した結果である.ノード並列化方式やジョインスライス並

表 2.7: 評価に用いた ES 特性

R : 300	A : 2.0	α_c : 0.35
E : 3.5	β_m : 1.0	α_j : 0.07
L : 7	B : 1.2	
W:250	S_C : 0.3	

列化方式の細粒度方式に対しては,1個のトークンの転送時間(1トークン転送時間の1トークン照合時間に対する比 C_c)を変化させている.この値と表 2.6 に示した通信発生の割合 C_R との積が,通信オーバヘッド係数 C_o となる.

条件照合フェーズの消費する時間が推論全体の約90%程度とすると,条件照合フェーズをいかに高速化しても,推論全体の速度向上度は10倍程度が限界となる. このことから,条件照合フェーズとしても,10倍~数十倍程度の速度向上が意味のある高速化であるといえる.この観点で図2.7をみると,トップノード並列化方式は辛うじて意味のある速度向上が達成できる事がわかる.また,ルール並列化方式は処理量増加が原因となりトップノード方式より常に速度向上が小さい.

より粒度の細かいノード並列化方式は分割した処理の数が多いため一見より大 きな速度向上が得られるように思える.しかし実際には,従属接続されたノードの 逐次性により並列処理できる処理単位が限定されてしまうため,グラフからわか るようにトップノード並列化方式などの粗粒度の方式と同程度の性能しか得られ ない.ただし,認知-実行サイクルごとに多数のトークンが発生する ES では,従 属接続ノードをパイプライン処理できるので,より大きな速度向上が期待できる. また,この方式は相互結合網のデータ転送性能が低いと性能が低下する.

ジョインスライス並列化方式は,高速のデータ転送が可能ならば非常に大きな 速度向上が期待できる.しかし,データ転送性能が低い場合には,トップノード 方式よりも速度向上が小さい.一対のトークン比較は数マシンステップで済むた め,この方式の性能を十分に引き出すには,トークンの転送も数マシンステップ で行うことが可能な相互結合網が要求される.

ESのパラメータを変化させた場合の速度向上度の変動範囲を図 2.8 に示す.変化させたパラメータは,RETEネットワーク構造への影響が大きく,速度向上の規定要因となるものである.他のパラメータは,その変化が推論の絶対時間に影響するが,並列化による速度向上にはほとんど影響しないと考えられる.この図



図 2.7: 解析評価による速度向上特性



図 2.8: 速度向上の問題依存性

から,並列化方式の速度向上はルール数(すなわち ES 規模)に最も大きく影響される事がわかる.また,小規模領域ではトップノード方式やルール方式などの粗 粒度方式は数倍の速度向上度しか得られないことがわかる.これは処理単位の数 が不足してプロセッサの負荷ばらつきが増加するためである.すなわち,ルール 数が十分に大きい領域(おおよそ1000ルールを超えるような規模の領域)にしか, これら粗粒度方式は適用できない.ジョインスライス方式は,本質的には,あら ゆる ES 特性領域で十分な速度向上が期待できるが,前述のように,プロセッサ間 のデータ転送速度が遅い場合は,性能が急激に低下する.

以上から,ルール並列化方式やトップノード並列化方式などの粗粒度方式では, 通信の発生頻度が低いため,バス結合型などの低廉にハードウェアを構成可能な アーキテクチャでも並列化方式の持つ本質的な速度向上を実現できることがわか る.しかし,その速度向上度の絶対値として,ルール数が1000以上と大きい場合に は意味のある値となるが,そうでなければ満足な性能は期待できない.一方,ジョ インスライス並列化方式のような細粒度方式では,どのようなES特性に対しても 十分な速度向上が期待できるが,実際にこれを達成するためには,非常に高速な 相互結合網が必要となることがわかる.このようなハードウェアは高価となる.

2.5 TWIN 方式の提案

前節の評価結果から,従来方式では,安価に構成できるハードウェアでは限定 的な ES 特性の領域でしか十分な速度向上が得られないことがわかった.逆に,広 範囲の ES 特性に対して十分な速度向上を得ようとすれば,高価なハードウェア構 成となってしまうことがわかった.前述のとおり条件照合フェーズ並列化による 速度向上度は,その目標を10倍~数十倍に置いている.この程度の速度向上を得 るために,非常に高速な相互結合網を持つ高価なハードウェアを用いるのは得策 ではないだろう.比較的安価に構成できるハードウェア構成で,この目標を広範 囲の ES 特性に対して達成できる並列化方式が望まれる.本節では,このような並 列化方式として TWIN 方式を提案する.

まず,RETE マッチ・アルゴリズムの中核を担っている2入力ノードについて, 詳細に考察する.この考察に基づき,ジョインスライス並列化方式のように照合 ごとに通信を要求することなく,2入力ノードを多数のプロセッサで処理できる方 法を示す.そして,この方法を利用し,通信発生の割合を小さく抑えたまま構造 的な並列性と2入力ノード処理の並列性の両方をひきだす,TWIN方式について 詳述する.

2.5.1 2入力ノードに関する考察

RETE ネットワーク及び各ノードでの処理は2.1.3 でも説明したが,ここでは2 入力ノードの構造及び処理についてより詳細に述べ考察する.

2 入力ノードは弁別ネットの下位に位置して結合ネットを構成し,ルールごと にいくつかの連鎖があり,最下段は終端ノードに接続されている.2 入力ノードで は,ルールの条件要素にまたがるテスト(条件間テスト)が行われる.より具体的 には,ある条件要素の条件内テストを通過したWMEと別の条件要素の条件内テ ストを通過したWMEのペアに対して,両WMEで同一のパターン変数が同一の 値に束縛されているかをテストする.2入力ノードでのテストを通過した場合,そ のWMEペアの情報をすべて含むトークンを生成して下段に位置する2入力ノード に伝播させる.したがって,この下段の2入力ノードでは3つのWMEに含まれる パターン変数の一致をテストできることになる.このような連鎖構造により,ルー ルの条件要素が E 個あった場合に,これから二つ取った組合わせの数はE(E-1)もあるにもかかわらず,E-1個の2入力ノードですべての条件間テストを行うこ とができる.条件要素の中にはパターン変数を持たないものもあり,この場合は 条件間テストは不要である.しかし,上記の連鎖構造を成立させるためには,こ のような条件要素に対しても2入力ノードが必要となる.2入力ノードは,パター ン変数の一致をテストする以前に WME の組を生成する機能も担っているからで ある.このような条件要素に対しては,あらゆるトークンの組に対してテストが 成功する2入力ノードが対応する.このため,パターン変数の多寡にかかわらず, 2入力ノードの連鎖は,必ずE - 1個のノードを含む.

このような連鎖構造とするために,2入力ノードの一方の入力(例えば図2.4 で は右側の入力)は必ずWME1個のみの情報が伝播して来る弁別ネットに接続され ている.すなわち,最上段に位置する2入力ノード(これを特にトップノードと呼 ぶ)は両入力とも弁別ネットに接続され,2段目以降の2入力ノードは一方の入力 が上段の2入力ノード,他方の入力が弁別ネットに接続されるという構造となって いる.

次に,図2.3を参照して,トークンが到来した場合の2入力ノードでの動作を詳述する.ここでは,図にあるように,左側入力からトークンが到来する場合について述べているが,左右を入れ換えれば右側入力から到来した場合でも同じとなる.

- 1. 左側の入力にトークンが到来する
- 2. トークンを左入力直上のメモリノードに記憶する
- 3. 右入力直上のメモリノードから記憶されたトークンを一つ取出す(ただし取出 したトークンをメモリノードから取除くわけではない)
- 4. 到来したトークンと取出したトークンとをペアとして,この2入力ノードに 割り付けられた条件間テストを行う
- 5. テストが成功すれば,そのペアの情報を含む新たなトークンを生成し出力に 流す
- 6. 右入力直上のメモリノードから記憶されたすべてのトークンを取出してテストするまで3~5を繰り返す.

このように,2入力ノードにおいて,到来したトークンとのペアを作ってテスト 対象となるのは,メモリノードに記憶されたトークンである.したがって,2入力 ノードでの処理量は,メモリノードに記憶されたトークンの数に支配されること になる.

ところで,メモリノードに記憶されたトークンというのは,最初からそこに記

憶されていたわけではない.上の2番目のステップにあるように,トークンが到 来した際に記憶されたものである.すなわち,右側入力直上のメモリノードに記 憶されているのは,いずれかの時点で右側の入力に到来したトークンなのである. 上の動作からわかるように,メモリノードへの記憶と条件間テストとは,必ずし も不可分ではない.つまり,到来したトークンに対し,メモリノードへの記憶を 行わずに,条件間テストを行うことも可能である.もちろん,逐次処理でこのよ うなことをすれば,本来メモリノードに記憶されなければならないトークン,す なわち条件にマッチしたWME,が照合の対象から洩れてしまうことになり,正 しい結果が得られなくなってしまう.しかし,このことは,2入力ノードでの処理 を並列化しようという場合には重要な示唆を与える.メモリノードに記憶された トークンを複数のプロセッサに分散させることができれば2入力ノードを並列に 処理することができる.そしてこのトークン記憶の分散は,メモリノードへの記 憶を制御することにより実現できそうに見える.

2.5.2 2入力ノード処理の並列化

上記考察から,メモリノードへの記憶動作を適切に制御すれば,2入力ノードでの照合処理を複数のプロセッサに分散させることが可能になると予測できる.ここでは,2入力ノード処理並列化のための具体的な記憶制御法及び処理手順を提案する.

-つの2入力ノードをN個のプロセッサに分散させることを考える.処理をこ れらに分散させ,かつ,重複したテストを行わないためには,どれかの一つのプ ロセッサのメモリノードだけにトークンを記憶すれば良い.また,プロセッサを 通じて処理量ができるだけ均等となるためには,各プロセッサのメモリノードに 記憶されたトークンの個数が均一となるようにすれば良い.このことから,次の ようにして,2入力ノードを並列化できる.

まず,2入力ノードをN個のプロセッサに割り付け,それぞれのプロセッサに 0~N-1までの番号をふる.またトークンにも一連番号をふることにする.トー クンは既にタイムタグとして一連番号を持つので,これを流用すれば新たな番号 を付与するまでもない.2入力ノードが割り付けられたすべてのプロセッサにトー クンが入力されるようにする.各プロセッサは,トークンが到来した際に,この2 入力ノード及び直上のメモリノードの処理として以下のようにする.

- トークンの番号を N で除した余りがプロセッサの持つ番号と同一ならば,そのプロセッサはメモリノードへの記憶を行う.
- トークンに対するテストはすべてのプロセッサで行う.

本並列化手法による2入力ノードを動作を図2.9に示す.白丸が到来したトーク ンである.逐次処理の場合(図の左端)は,到来したトークンが左側のメモリノー ドに記憶されるとともに,1台のプロセッサで右側のメモリノードに記憶された3 個のトークンのすべてとのテストが行われる.ここでは,メモリノードの一番下 にあるトークンがテストに成功し,新たなトークンが生成されて下段に伝播させ られる.並列化した場合には,図の右側に示したように,まず到来したトークンは この例では中央のプロセッサのメモリノードに記憶される.次に各プロセッサは, 自己が持つメモリノードの内容を対象としてテストを行う.右側のメモリノード には,過去の処理によって,3個のトークンはそれぞれ異なったプロセッサに記憶 されているため,それぞれ1個のトークンに対してテストが行われる,結果とし て,逐次処理の場合と同じく,3個のトークンに対するテストすべてが行われるこ とになる.ここでは,右端のプロセッサでテストが成功し,このプロセッサにお いて新たなトークンが生成され下段に伝播させられる.

図には示されていないが,更に右側入力よりトークンが到来した場合を考えて みよう.上と同様に,到来したトークンはまずどれか1個のプロセッサの右側メモ リノードに記憶される.続いて,各プロセッサでそれぞれが持つ左側メモリノー ドの内容に基づいたテストが行われる.右端及び左端のプロセッサでは過去のい つかの時点で記憶されたトークンを対象とし,中央のプロセッサでは先ほど到来 して記憶されたトークンを対象としてテストを行う.この場合も結果として逐次 処理と同じ3個のトークンに対するテストが行われることになる.

このように,複数のプロセッサに2入力ノードを割り付け,メモリノードへの 記憶をどれか1個のプロセッサが行うことにより,テストを繰り返す過程で処理 対象となるトークンの記憶が分散され,条件照合処理を並列化することができる. また,このようにしても,逐次処理と全く同じくすべてのトークンに対してテス トが行われ,洩れが生ずることはない.



図 2.9: 2 入力ノード処理の並列化

2.5.3 2入力ノードの連鎖の並列化

前節で述べたのは,単独の2入力ノードの並列化の方法であった.実際のRETE ネットワークは2入力ノードの連鎖構造を持っているため,更に,下段につなが る2入力ノードでの処理も考慮する必要がある.特に問題となるのは,テストが 成功した場合に,新たに生成したトークンを下段に伝播させることができるのは, そのテストを担当したプロセッサのみであるということである.上述の並列動作 では,2入力ノードが割り付けられたすべてのプロセッサに到来トークンが入力さ れることが前提となっている.下段の2入力ノードでも同様の動作をさせるため には,テストに成功した場合に生成されたトークンは全プロセッサに転送される 必要がある.このような転送は,ジョインスライス並列化方式と同様に,通信オー バヘッドを大きくする原因となる.

このオーバヘッドを避けるために,2入力ノード一つひとつを処理単位とするのではなく,その連鎖を処理単位とし以下のような動作とする.

- 2入力ノードの連鎖を処理単位として複数のプロセッサに割り付ける
- 最上段の2入力ノード(トップノード)に対しては前述の並列処理を行う
- 2段目以降の2入力ノードに対しては、逐次処理と同様にすべてのプロセッサがメモリノードへの記憶もトークンのテストも行う

このような処理方式で,2段目以降の2入力ノードでも処理が並列化され,かつ, テストが洩れなく行われることを示そう. まず,上段とその下の段の2入力ノードとの間にあるメモリノードがどのよう にトークンが記憶されているか考える.上段では並列にテストが行われ,テスト に成功したプロセッサではトークンが生成されて下段に伝播させられる.そのプ ロセッサにおいて伝播してきたトークンは,すべてそのプロセッサのメモリノー ドに記憶される.ところで,上段の2入力ノードにおけるテストの成功は必ずし も1個とは限らず,全く成功しない場合もあれば多数成功する場合もある.特に, パターン変数を持たない条件要素に対応する2入力ノードでは,テストが必ず成 功するのでメモリノードに記憶されたトークンすべてに対し成功することになる. 多くのトークンを処理する間には,これらのテストの成功はどのプロセッサにも 均等に起こると考えられる.したがって,従属接続された2入力ノード間のメモリ ノードには,均等にトークンが記憶されると考えられる.また,言うまでもなく, すべてのプロセッサのメモリノード内容の和集合は,逐次処理でのメモリノード の内容と同一となる.このようにメモリノードに記憶されたトークンがプロセッ サ間で分散しているため,2段目以降の2入力ノードに対して弁別ネットからトー クンが到来した場合にも,その2入力ノードは並列に処理されることになる.

一方,上段でテストに成功して生成されたトークンそのものの処理に関しては, それが生成されたプロセッサでしか処理できない.しかし,上述のように,多数 のテストが成功するような場合は,複数のプロセッサがそれぞれに自プロセッサ で生成したトークンを処理するため,並列化されることになる.また,対向する 入力上のメモリノードには到来したすべてのトークンを記憶しているため,照合 対象となるトークンの洩れはない.

弁別ネットからのトークンは,2入力ノードの連鎖が割り付けられたすべてのプロセッサに転送される必要があるが,これは粗粒度方式と同様である.連鎖の中で発生したトークンは,そのプロセッサ内で処理されるため,通信の必要はない. このように本方式は,粗粒度方式と同程度の通信頻度で,2入力ノードでの処理の多くを並列化できるものである.

2.5.4 TWIN 方式

上記で,2入力ノードの連鎖のみについて,少ない通信頻度で並列化する方法を 構築した.これに基づいた RETE マッチ・アルゴリズム並列化方式である TWIN 方式を提案する.



図 2.10: TWIN 方式の構造並列化

TWIN 方式 [100] は,本質的に通信不要な構造的粗粒度並列化をベースとして, 上述の通信を増加させないデータ並列性を組み合わせ,良好な負荷バランスを実 現する方式である.TWIN 方式の構造並列化は,トップノード並列化方式と同一 である.図2.10 に示すように,第1段目の2入力ノード(トップノード)とそれに 続く2入力ノード,及びそれらの2入力ノードに接続されたすべての定数テスト ノードからなる部分的なネットを一つの並列処理の単位とする.この並列処理単 位として分割されたネットを RETE サブネットと呼ぶことにする.2入力ノードは トップノードから従属に接続され,かつ右側の枝は必ず定数テストノードに接続 されているため,以上のような分割により切断される枝はルートノードに接続す る枝のみとなる.ルートノードからの枝に流れるのは同一のトークンであるため, トークン入力時に一斉にトークンを配布すれば,その後の照合処理では通信は一 切不要である.なお,この構造並列化では,定数テストノードが複数のRETE サ ブネットに複写される場合があり,これにより総処理量が増加する.しかし,定 数テストノードでの処理量は2入力ノードでのそれに比較して非常に小さいので, 大きな問題とはならない.

この RETE サブネットは,2入力ノードの連鎖を完全に含んでいるので,前節

で提案した並列化を施すことによって,2入力ノード処理も並列化される.2入力 ノード並列化の並列度は,原理的にはメモリノードに蓄積されたトークン数まで 可能であるが,実際には蓄積トークン数に応じてRETEサブネットを動的に複写 するのは困難なので推論開始前に固定的に与える.

このように TWIN 方式では,粗粒度の構造並列化に,通信頻度を増加させない ように2入力ノード処理の並列化を組合わせることにより,粗粒度方式と同一の 通信頻度で,より大きな並列度を得ることを可能としている.したがって,バス 結合型などの比較的安価に構成可能なアーキテクチャで,広い範囲の ES 特性に対 して十分な速度向上が得られることが期待できる.

2.6 TWIN 方式の解析的評価

2.4節で提案した速度向上度の推定式により TWIN 方式を評価する.ESパラメー タは従来方式の評価に用いたと同一のものを用い,プロセッサ数は16,2入力ノー ド処理の並列度は3とした.結果を図2.11に示す.

結果のグラフからわかるように,2入力ノード並列化の効果により,常にトップ ノード並列化方式より大きな速度向上度を得ている.また,トップノード並列化 方式の速度低下が顕著なルール数が少ない領域で,特により大きな性能改善が得 られている.特に,WME数が十分にあれば,小ルール数でも満足な速度向上が得 られることがわかる.

2.7 実験による評価

TWIN 方式の性能評価をより確かとするため,小規模な実験システムを用いた 評価を行い,解析結果との比較を行う.両評価の結果が一致すれば,実験ではカ バーできない領域でも解析による結果がほぼ正しいと考えることができる.

実験システムはマイクロプロセッサボードを汎用バスで結合したものである (図 2.12).バスはトークンを全 PE に配布するための放送機能を持っている.また,プロセッサ数は最大 10 である.

実験用として2地点間の最短経路を深さ優先法により探索する小規模 ESを構築 して用いた.本 ES はルール数23, WME 数1000 で構成される,実験によって得 られた条件照合フェーズの速度向上を図2.13 に示す.実線が実測値,破線が推定



図 2.12: 実験システムの構成

値である.解析評価の場合と同様にデータ並列度は3とした.また,トップノード 並列化方式の結果もあわせて示している.結果のグラフからわかるように,トッ プノード並列化方式では2倍程度で速度向上が飽和している.これは,ES規模が 20ルール程度であり,RETEネットワークの構造的分割だけでは負荷ばらつきが 大きいことを示している.一方,TWIN方式では,2入力ノード処理並列化の効果 により10PEでも速度向上が飽和せずに上昇している.しかし,ルール数が極端に 小さいため,速度向上比率(速度向上/PE数)は低めである.100ルール規模の ESを用いれば,より高い速度向上比率が得られ,16PEで10倍程度の速度向上が 得られると予測される.

また,図からわかるように,推定結果は実測とは良く合っており,誤差は10%

56



図 2.13: 実測結果

程度である.推定式は,並列化方式の適用領域の比較や,その方式に適したアー キテクチャの探索に利用するには十分な精度を持っていることが示された.

2.8 まとめ

本章では, PSの条件照合フェーズの並列化について論じた.

まず,並列化方式の速度向上を解析的に評価する手法を提案し,これに基づき, 従来から提案されている代表的な並列化方式を評価した.解析的評価手法では,2 入力ノードのふるまいに着目して RETE ネットワークをモデル化し,ネットワー クの構造や処理量をESパラメータにより表現する.これに基づき,負荷ばらつき, 通信オーバヘッドなどを考慮して,速度向上推定の一般式を導出し,評価用 ESや シミュレータを用いる事なく様々な並列化方式の評価を可能とした.

本解析評価手法を用い,代表的な並列化方式について,ESパラメータを広範囲 に変化させて比較評価を行った,その結果,従来の方式では,小ルール数の領域で 負荷ばらつきにより十分な速度向上が得られないか,または,非常に高速なトー クン転送を行うための特殊なハードウェアが必要とされることを明らかにした.

次に,通信オーバヘッドと負荷ばらつきが共に少ない TWIN 方式を提案した.

本方式は,RETE ネットワークを構造的に粗く分割することによりノード間での 通信を不要とし,2入力ノードでの条件間テスト処理を並列化することにより小 ルール時の負荷ばらつきを抑えている.解析手法と実際のESを用いた実験により 評価を行い,小ルール数の領域でも十分な速度向上が得られることを確認した.

第3章 プロダクションシステム向け 並列コンピュータPresto

PS条件照合フェーズの並列化方式として2章においてTWIN方式を提案した.本 章では,この方式に基づき推論インタプリタを高速実行するべく開発した並列コ ンピュータ "Presto" について述べる.

PSの推論処理のうち90%以上を条件照合フェーズが占めるため,このフェーズ の並列化が最も重要なことに間違いはない.しかし,条件照合フェーズが十分に 高速化されると,他のフェーズでの処理が速度を支配する要因となって来る.し たがって,推論インタプリタの動作を高速化するためには,条件照合フェーズの みならず,他のフェーズも可能な限り並列処理する必要がある.また,現実の並 列コンピュータではプロセッサは有限であり,その個数は実行開始前に固定的に 決っている.一般に,並列処理のために分割した処理単位はプロセッサ数よりも 多いため,複数の処理単位を一つのプロセッサに割り付けることになる.プロセッ サ間の負荷ばらつきはこの割り付けの方法に依存し,これが性能に影響を与える. 特に,本論文が対象としている疎結合型アーキテクチャにおいては,実行中に処 理単位をプロセッサ間で異動することは,通信オーバヘッドによる性能の著しい 低下を引き起こすため,事実上不可能である.したがって,実行以前に負荷ばら つきを推定し,これが小さくなるように処理単位をプロセッサへ割り付ける手法 が必要となる.

本章では,まず,条件照合フェーズ以外の並列化及び処理単位の割り付けを含む,認知-実行サイクルの総合的な並列化方式を提案する.つぎに,この並列化方 式に好適なアーキテクチャについて論じ,そのアーキテクチャに基づいて実際に 開発した並列コンピュータのハードウェアについて説明する.更に,推論インタ プリタをこのハードウェアに実装する際の課題を明らかにし,その解決法を提案 する.最後に,開発したシステムを実際のESを使って評価する.



図 3.1: 並列化認知サイクル

3.1 認知-実行サイクルの並列化方式

TWIN 方式の通信不要性を活かし,全体として高速な並列推論インタプリタを 実現するためには,競合解消フェーズ・実行フェーズでも通信を抑え,かつ,バ ランス良く並列化する必要がある.ここでは,条件照合フェーズにおける TWIN 方式と同様に通信頻度が小さいことを特徴とする,認知-実行サイクル全体の並列 化方式を提案する.また,本方式は,通品頻度のみならず,認知-実行サイクルの フェーズ移行の際に必要となる同期を少なく抑えることも特徴としている.

本方式における認知-実行サイクル全体の動作を図 3.1 に示す.図に示すように, 各プロセッサが非同期に条件照合・競合解消を行い,全体の競合解消(グローバル 競合解消)終了時に一回だけ同期がとられる.その後のルール実行も(アクション要 素は複数あれば)並列に処理され,実行を終了したプロセッサから順次照合フェー ズへ移行する.このように,認知-実行サイクル中に同期は1回のみであり,また, プロセッサ間の通信も図に示すように,トークン発生時,グローバル競合解消時, そしてルール実行時に必要となるのみである.

以下では,順を追ってより詳細に本並列化方式の動作を述べる.

実行フェーズで発生したトークンは,放送によってすべてのプロセッサに入力 される.条件照合フェーズはTWIN方式により並列に処理される.TWIN方式は, RETEネットワークをRETEサブネットに分割してプロセッサに割り付けている ため,各プロセッサの競合集合には,割り付けられたRETEサブネットに対応す るインスタンシエーションが蓄積される.

条件照合フェーズが終了すると競合解消フェーズに移行するが,本方式では,そ のプロセッサが持つ競合集合内でのローカルな競合解消と,全体の競合を解決す るグローバル競合解消とに二段階化している.競合解消処理とは,競合解消戦略 に基づきインスタンシエーションの優先度を相互に比較し,最も優先度の高いも のを選択する処理である.本方式では,まず各プロセッサがローカル競合解消に より自プロセッサ内で最も優先度の高いインスタンシエーションを選択し,これ をグローバル競合解消プロセッサに転送する.すべてのプロセッサからインスタ ンシエーションを受信したグローバル競合解消プロセッサは,全体で最も優先度 の高いインスタンシエーションを選択する.プロセッサ内でのローカル競合解消 には通信が不要であり,グローバル競合解消でも各プロセッサが一つのインスタ ンシエーションを転送するだけで良い.このため,各プロセッサが持つすべての インスタンシエーションを一カ所に転送して競合解消を行う方式に比べ通信オー バヘッドを大幅に削減できる.グローバル競合解消は,最も早くローカル競合解 消を終了したプロセッサ(図ではPE2)が行う.グローバル競合解消プロセッサの 決定法については後述する.

グローバル競合解消プロセッサでは,インスタンシエーションが他のプロセッ サから到着する毎に優先度を比較して,最優先のインスタンシエーションを選択 しておく.この動作により,最も遅いプロセッサがインスタンシエーションを転送 した後,一回の優先度比較でグローバル競合解消が終了する.したがって,全プ ロセッサの条件照合の終了を待って集中的に競合解消を行う方式に比べて,プロ セッサのアイドル時間も削減される.

グローバル競合解消が終了すると, どのインスタンシエーションが選択されたか を全プロセッサに放送した後,同期を取り,実行フェーズに移行する.実行フェー ズでも,アクション部に複数のWME生成/更新/削除操作がある場合には,こ れを並列に処理する.選択されたインスタンシエーションを持つプロセッサが実 行制御プロセッサ(図ではPE1)となり,WME生成/更新/削除命令を他のプロ セッサに配布する.命令を受信したプロセッサはWME操作を行い,処理が終了し た時に終了通知を実行制御プロセッサに返送する.ただし,本方式での実行フェーズ並列化は,1回の認知-実行サイクルにつき1つのルールが実行される従来のプロダクションシステムの推論動作に従ったものであり,1回の認知-実行サイクルの中で複数のルールを並列実行するもの[40]ではない.

以上のように,本方式では条件照合フェーズのみでなく競合解消及び実行の各 フェーズも並列処理し,また,各フェーズともローカリティの高い処理を抽出し て並列化している.このため,通信が必要となるのは以下の場合だけである.

• 実行により発生したトークンの転送

- グローバル競合解消のためのインスタンシエーションの転送
- WME 生成 / 更新 / 削除命令と終了通知の転送

1回の認知-実行サイクルでの通信頻度は数回~10数回程度である.

3.2 ルール・WMEの割り付け法

ここでは,上述の通信が少ないという利点を保ったまま,負荷ばらつきを抑え, 各プロセッサが持つローカルメモリが均等に消費されるような,ルール・WMEの 割り付け法を提案する.

3.2.1 RETE サブネットの割り付け

冒頭でも述べたように,疎結合型並列コンピュータでは処理単位の実行中の異動は困難であるから,本方式ではルール条件部にあたる RETE サブネットを静的 に割り付ける.

静的割り付けで良好な負荷バランスを達成するために,実行前にRETEサブネットの処理量を予測して,プロセッサでの処理量が均等となる割り付けを行う.正確な処理量は実際にESを動作させるまで知ることはできないが,処理量が活性化されるノード数に比例すると考えれば,RETEネットワークの構造からおおまかに予測することはできる.ルートノードに入力されたトークンは,クラスに応じてそのクラスに関係する定数テストノードへと流れ,定数テストに成功すればその下に接続された2入力ノードへ流れる.その2入力ノードでの照合が成功すれば更に下段の2入力ノードへと流れてゆく.このことから,定数テストノードで
の成功確率や2入力ノードでの成功確率を一定と近似すれば,活性化されるノー ド数は,活性化される定数テストノード数に比例すると考えられる.したがって, 各プロセッサで活性化される定数テストノードの数を,どのクラスのトークンに 対してもできるだけ均等になるように RETE サブネットを割り付けることで,負 荷の均等化を図る.以下に,割り付けアルゴリズムを示す.

割り付けアルゴリズム

クラス $C_1, C_2, ..., C_n$ を持つ RETE ネットワークを m 台のプロセッサ $PE_1, PE_2, ..., PE_m$ に割り付けることを考える . N_{ij} を , PE_j に割り付けられ , かつ , クラス C_i に関 連する定数テストノードの数とすれば , クラス C_i に関連する定数テストノード数 の分散 V_i は ,

$$V_i = \frac{1}{m} \sum_{i=1}^m (N_{ij} - \frac{1}{m} \sum_{k=1}^m N_{ik})^2,$$

で表される.この分散がどのクラスに対しても小さくなるように,クラス毎の分散の総和,すなわち $V = \sum V_i$ を最小化する.そのために,以下の手順で RETE サブネットをプロセッサに割り付ける.

- 1. 分割された RETE サブネットを定数テストノード数の大きい順にソートする.
- 2. ソートされた RETE サブネットを一つ取り出す.
- 3. $x \in 1$ から m まで変化させて, PE_x にこのネットが割り付けられた場合の分散の和 $V = \sum V_i$ を計算する.
- 4. 上で計算した V が最も小さいプロセッサにネットを割り付ける.
- 5. すべての RETE サブネットを割り付けるまで,ステップ2からステップ4を 繰り返す.

3.2.2 WMEの割り付け

WME 操作を並列に行い,かつ,各プロセッサでのメモリ消費を均等化するために WM も各プロセッサのメモリ上に均等に分散して配置する.

WMEはWME生成命令によって生成されるため,この生成命令の宛先プロセッサをランダムにすることでWMEの分散を実現する.このようにWMEを分散した場合には,通信を抑えるために,WME更新・削除動作はWMEを保持するプロセッサが行う必要がある.



図 3.2: WME 操作

以下にWME操作の詳細を述べる.図3.2(a)はWME生成動作を示している.ア クション部にWME生成記述がある場合には,実行制御プロセッサは他のいずれ かのプロセッサにWMEを生成命令を発行する.このWME生成命令の宛先とな るプロセッサをランダムに選択することによりWMEは均等に分散される.一方, WME更新/削除処理は,対象となるWMEを持つプロセッサ上で行う.このた めに,インスタンシエーションにそのWMEを持つプロセッサの番号をタグとし て持たせている.図3.2(b)に示すように,実行制御プロセッサがそのタグを参照 して更新/削除命令を発し,WMEを保持するプロセッサ上で実際の更新を行う.

3.2.3 アクション部の割り付け

上記の WM 割り付けでは, どのプロセッサでもあらゆるルールに記述された WME 操作を行う可能性があるため, ルールのアクション部はすべてのプロセッ サに重複して割り付ける.実際には,アクション部は手続き型プログラムとして 表現されているので,このプログラムをすべてのプロセッサに配置する.アクショ ン部のプログラムはRETE ネットワークや WME に比較してメモリ消費が十分小 さいため,重複配置してもメモリ消費の総量はそれほど増加しない.2~3のES に ついての測定では,これによるメモリ消費増加は10%程度である.

3.3 PS向け並列コンピュータPresto

上記方式に基づいて推論インタプリタを並列処理すべく,並列コンピュータ "Presto"を開発した.Prestoは,ローカルメモリとCPUとを持ったプロセッシン グエレメント (PE)をバスにより結合した疎結合型並列コンピュータである.PE 間の通信や同期はバスを介して行うが,ここに本並列化方式を効率的に処理する ための機能を持たせている.また,入出力はバスに接続されたホストプロセッサ のみが行う.

ここでは Presto のハードウェア構成と,特徴的なバス機能について詳述する.

3.3.1 全体構成

Presto の構成を図 3.3 に示す.最大 10 台のプロセッサが BCU(Bus Control Unit) を介してバス結合されている.Presto は,NECの PC9801 パーソナルコンピュー タをホストプロセッサとし,そのバックエンドとして動作するよう設計されてい る.ホストプロセッサは,それが持つ拡張バス(Cバス)からインタフェース回路 を介して Presto のバスに接続される.このため,若干の回路的な差異があるもの の,ホストプロセッサもバスで結合された一つの PE とみなすことができる.図 3.4 に, Presto をホストプロセッサに接続した様子を示す.

Presto そのものは,ディスクドライブ,ディスプレィ,キーボード,プリンタ などの入出力デバイスを持たない.このため,PEからの入出力は,すべてホスト プロセッサを介して行うことになる.PE上には,MS-DOSシステムコールをイ ンターセプトして,システムコール要求をホストプロセッサに転送する制御ソフ



図 3.3: Presto のハードウェア構成



図 3.4: ホストプロセッサに接続された Presto



図 3.5: PrestoのPE 基板 (1 枚あたり 2PE)

トウェアが搭載される.これにより, PE上でも, MS-DOS 搭載の通常のパーソナ ルコンピュータと同じように入出力要求を処理することができる.PE上のアプリ ケーションソフトウェアからは,その PE上で入出力処理がなされているように見 えるが,実際には入出力要求はホストプロセッサで処理される.このような機構 により,すべての PEは,ホストプロセッサの制御下にあるあらゆる周辺デバイス を利用できることになる.

本論文で提案している PS 並列化方式は,プロセッサ間での処理の独立性が高く, 通信オーバヘッドを抑えるよう工夫が加えられているため,このような低廉でコ ンパクトな並列コンピュータ上で効率的に実行することが可能である.

3.3.2 プロセッシングエレメント (PE)

個々の PEは, CPU とローカルメモリ,メモリ制御ユニット(MCU),バス制御 ユニット(BCU)から構成されている.ローカルメモリはバスを介して他の PEか らもアクセスされるため, MCU はローカルメモリに対する CPU からのアクセス とバスからのアクセスとの調停も行う.

Presto で用いられている PE の基板を図 3.5 に示す.1 枚のプリント基板上に二 つの PE を実装している.

CPU:

CPU はインテル 80386 を用いた.ホストプロセッサである PC9801 も 80x86 を搭載しており,これと同一アーキテクチャの CPU を用いることで,開発環 境を統一できる上,更に,ホスト OS と PE 上に搭載するモニタプログラム と間の親和性を高めることが容易にできる.更に,Prestoのアプリケーショ ンとして並列化の対象となる ES 開発ツール "KBMS" [31] 推論インタプリタ (KBMS/C) も,インテルアーキテクチャ上で動作するよう開発されている. このため,アーキテクチャの違いによる移植作業が不要となり,並列化に専 念できる.

メモリ:

各 PE は最大で 4MB の DRAM を搭載する . Presto は各 PE がローカルメモ リのみを持ち,共有メモリは持たない.メモリのリフレッシュやタイミング 制御は,下に述べる MCU によって行われる.PE 間でのデータ転送は,あ る PE のメモリにあるブロックデータを,MCU が BCU と連携して他の PE のメモリへ書き込むことにより行われる.すなわち,Presto でのプロセッサ 間データ転送は DMA(Direct Memory Access) によるものであり,CPU の介 在を必要としない.このために,メモリは,CPU だけでなくバス側から直 接アクセスされる.なお,データ転送の詳細については,バス機能の項で述 べる.

BCU:

図 3.6 に BCU のブロック図を示す.BCU は, PE 間バス制御部, CPU バス制 御部, DMA 制御部, 同期及び割込み制御部, バスアービタから構成されてい る.BCU は 10,000 ゲートの ASIC(Application Specific Integrated Circuit) チップ上で実現されている.

MCU:

メモリの項で述べたように, MCUは, CPU 及びバス (BCU) からのメモリ アクセスやリフレッシュを制御する.図3.7 にブロック図を示す.MCUは,



図 3.6: BCU のブロックダイヤグラム

CPU バス制御部,メモリアクセス制御部,メモリリフレッシュ制御部,デー タパス多重化部から構成されている.MCUは,5,000ゲートのASICチップ 上で実現されている.

3.3.3 バスの機能

ここでは, Prestoの特徴であるバスを用いたプロセッサ間通信機能を説明する. プロセッサ間通信とは,データ転送だけでなく,同期,割込み制御,バスアービ トレーションも含む.

データ転送

前述したように Presto におけるプロセッサ間のデータ転送は,ダイレクトメモ リアクセス (DMA) によって行われる.DMA は,メモリと入出力サブシステム間 のデータ転送を高速に行うために良く用いられる技術である.TWIN 方式では,プ ロセッサ間で転送されるデータは,連続したメモリブロックに配置されることが



図 3.7: MCU のブロックダイヤグラム

ほとんどである.このため,プロセッサ間のデータ転送においても,メモリブロッ クを CPU の介在なく転送できる DMA は効率的である.

本並列化方式においては,データ転送の要求が生じて DMA 転送が起動される のは次のような場合である.

- 最初にローカル競合解消を完了したプロセッサがグローバル競合解消をする ために,他のプロセッサからそれぞれのプロセッサでのローカル競合解消結 果のインスタンシエーションを受け取る場合
- 実行フェーズにおいて,実行制御プロセッサが WME の生成/変更/削除のコ マンドを発行する場合
- WME操作により生じたトークンを全プロセッサに転送する場合

この DMA 機能は PE と PE の間の 1 対1 データ転送だけではなく, ある PE か らバス上のすべての PE に対してデータを一斉転送する放送モードも持つ. Presto において放送モードでのデータ転送が起るのは,上記の第3項,すなわちトーク ンを全 PE に転送する場合である.放送モードは条件照合のためにトークンを全 PE に繰返し転送するのに非常に効率的な方法である. DMAでは, CPUの介在なしにデータが転送されるため, 例えば条件照合フェー ズにおいてはプロセッサが一つのトークンの処理を完了する前に別のトークンが 送られて来る場合がある.同様に,実行フェーズでも,プロセッサがWMEの操 作指示を処理し終わる前に次のWME操作指示が送られる場合もある.このよう な場合のデータ取りこぼしを防ぐために,二つのリングバッファが個々のPEに備 わっており,それぞれ,トークンキューとアクションキューとして利用される.

また,デッドロックを防ぐために,各 PE にはシステム中の PE 数と同じ個数の データ転送バッファが確保されており,更に PE 個数分のフラグレジスタが備えら れている.フラグレジスタは,それぞれ対応する PE からセット/クリアができる ようになっており,個々のデータ転送のフロー制御に使うことができる.PE は, 自 PE が持つフラグレジスタのうち,送信先 PE に対応するフラグを参照し,こ れがクリアになっている場合にのみデータの送信を行う.例えば,PE_x が PE_y に データを転送する場合, PE_x は PE_y の x 番目のバッファにデータを送り込むと同 時に,自 PE 内の y 番目のフラグを立てる.データを受け取った PE_y は,データ 転送バッファ上のデータをその種別に応じて,トークンキューまたはアクション キーに移す.これをフラッシングと呼び,受信側の PE_y の都合により任意のタイ ミングで実行される.フラッシングが済むと,PE_y は送信側 PE_x の y 番目のフラ グを下す.

このように,データ転送個々のフロー制御をフラグレジスタを用いて行い,更 にトークンや WME 操作指示に対してはキューを用意することで,デッドロック とデータの取りこぼしを回避している.

同期

Prestoでは, PE間の同期のために2種類の機構が備えられている.-つは,専 用の同期レジスタを用いた機構であり,もう一つは単純なワイヤード・アンド線 による機構である.専用レジスタは柔軟なPE間同期を提供する.これは,レジス タ上の任意のパターンを同期条件として設定できるためである.一方,ワイヤー ド・アンド線による同期は高速であるが,単純な条件(全PEがこのワイヤード・ アンド線をアサートした場合)でしか同期をとることができない.

個々の PE は同期レジスタを持っており,それぞれのレジスタの x 番目のビット が PE_x が同期待ち状態に入っていることを示すようになっている.この同期レジ スタのx番目のビットは, PE_x がバスの放送機能を使って全 PEに対し一斉にセットすることができる.同期レジスタが指定したパターンとなった場合に, CPUに割り込みがかかるようになっている.

同期レジスタによる同期動作をより具体的に説明する.PE_x, PE_y, PE_zの間で 同期をとる場合を考える.これらすべてのPEにおいて,割り込み発生パターン として x 番目, y 番目, z 番目のビットがセットされた場合を指定しておく.PE_x が自 PE が担当する処理を完了し,他の PE の完了を待つ同期待ちに入るとする. この際に, PE_x は同期レジスタの x 番目のビットをセットするよう放送する.こ れより, PE_x, PE_y, PE_z のすべての PE でそれぞれが持つ同期レジスタの x 番目 のビットがセットされる.同様に, PE_y が担当する処理を完了し,続いて PE_z の 処理が完了したとする.PE_z からの放送により,すべての PE で同期レジスタの x番目, y 番目, z 番目のビットがセットされる.これによって,すべての PE で同 時に CPU への割り込みが発生する.この割り込みによって同期待ち状態から次の フェーズへ移行するようにプログラムしておけば,これにより全 PE が同期して次 フェーズへ移行できる.

認知-実行サイクルにおいては,ローカル競合解消の後に同期が必要となる.こ のために本同期機構を利用している.各プロセッサはローカル競合解消を完了す ると同期をとるための関数の呼び出して同期待ち動作に入る.すべてのプロセッ サがローカル競合解消を完了すると,各PEでCPUへの割込みが発生し,PEは 次のフェーズへ移る.

割込み制御

PE は任意の PE に対して割込みをかけることができる.PE をまたがる割込み では,PE 間でのメッセージ転送によって,ベクタ割込みと同様な動作を可能とし ている.PE は割込み要求ステータスレジスタを持っている.このレジスタは,割 込みをかける先の PE がその割込み要求を受付けたがどうかを示すのに使われる. また,PE は割込み要求フラグを持ち,他の PE が割込み処理中であるかどうかを 示すのに使っている.

PE_x が PE_y に対して割込みをかけることを考える.まず, PE_x は割込み要求ス テータスレジスタの y 番目のビットを調べる.もしこれがクリアされていれば,この y 番目のビットを立てた後に割込要求を PE_y に対して送る.もしも割込要求ス テータスレジスタのビットがセットされていれば, PE_y は割込み処理中であるこ とを示しているので, 多重割込みによるデッドロックを防ぐために PE_x から PE_y への割込みは禁止される.

 PE_y では, PE_x からの割込要求を受付けると, それを示すために割込要求ステー タスレジスタのx番目のビットをセットする.割込処理が完了すると, PE_y は自身 のx番目のフラグと PE_x 上にある割込要求ステータスレジスタのy番目のビット をクリアする.結局, PE_y はそれぞれの PE から一つの割込要求を受入れることが できる.多重割込みによるシステムのデッドロックを防ぐため, 個々の PE は, 他 の PE からの割込要求を一つずつしか受入れないようになっている.そして, PE 上ではこれら割込み要求をキューイングするようになっている.

割込要求は,あらゆるプロセッサ間通信において発生する.この割込要求は次 の二つに分類できる.一つは,認知-実行サイクル中のデータ転送により発生する 割込要求である.例えば,条件照合フェーズにおけるトークンの転送,ローカル 競合解消の結果の転送,実行フェーズでの完了マークの転送などの際に発生する 割込要求を含む.もう一方はより緊急性の高い割込要求である.この種の割込は, ローカル競合解消を最初に完了したプロセッサが,自分がグローバル競合解消を 制御することを宣言する場合などに発生する.

バスアービトレーション

バスアービトレーション機能は,システム中で最も高位にある (PE 番号の若 い)PE が担当する.VME バスにおけるアービトレーション [67] と同様に,バスを 要求する PE はディジーチェイン接続されたグラント線によってバス利用の許可を 受取る.一般的にはディジーチェイン接続のグラント線を用いた方式はレスポン スタイムを増加させる.しかしながら,低廉で効率的であり,Prestoのようなバ ス接続のマルチプロセッサシステムに対しては好適な方式である.アービトレー ションサイクルを高速化するために,現在のバスマスタがバスサイクルを終了し なくとも,他のバスマスタ候補がバス要求を出すことが可能となっている.

3.4 推論インタプリタの実装

以下では,推論インタプリタの並列化をこのような並列コンピュータ上に実現 する場合の課題とその解決について述べる.

3.4.1 フェーズ移行処理

前述のように,本並列化方式では,条件照合フェーズの処理を非同期に行っている.このような非同期動作では,各プロセッサが,認知-実行サイクルで発生するすべてのトークンを処理したことをいかに判断するかが問題となる.1個のトークンの処理が完了した後も,いずれかのプロセッサでまだ WME 操作が行われていて,新たなトークンが発生する可能性があるためである.すべてのトークンが発生してしまい,それらに対する条件照合処理が完了したことを確認するまで,条件照合フェーズを終了することができない.

実行フェーズから条件照合フェーズへの移行に同期を挿入して,全プロセッサ が実行終了を待てば確認は不要となるが,このような方法では,実行を早く終了 したプロセッサのアイドル時間を増大させてしまう.本実現法では,常にどれか 一台のプロセッサのみが実行フェーズを制御している点に着目し,実行終了を示 す特殊なトークンを放送することにより,同期が不要な実行フェーズ終了確認を 実現する.

各プロセッサはトークン用のキューを持ち,自プロセッサでの実行フェーズ終了 直後からこのキューのトークンを取り出しながら条件照合処理を行う.キューが 空の場合にも,いずれかのプロセッサでまだ WME 操作が行われており処理すべ きトークンが到着する可能性があるため,キューの監視を続ける.実行制御プロ セッサは,WME 操作を終了したプロセッサが発行する終了通知により実行フェー ズ終了を確認すると,全プロセッサのトークンバッファに対して実行終了トーク ンを転送する.各プロセッサは,バッファから取り出したトークンが実行終了トー クンであった場合にのみ,その認知-実行サイクルでの条件照合をすべて終了した と判断し,ローカル競合解消に移行する.

3.4.2 同期処理

競合解消フェーズから実行フェーズへの移行は,すべてのプロセッサが一斉に行 う必要があるため,同期をとることが必要である.同期には,共有メモリに対し てすべてのPEがプロセッサ状態を書き込み,各PEがこれを監視するポーリング 方式が良く使われる.しかし,この方式では,監視のためのメモリアクセスが多 数のPEから発生するためにバス競合が発生し,通信オーバヘッドの増大を招く. 特にPrestoは共有メモリを持たないためこのような同期法は採ることができない. Prestoでは,前述したようなバスの放送と特別なハードウェア(同期レジスタ) を用いて同期を実現する.同期レジスタは,PE台数分のビット長を持ち,バスか らビット毎のセット/リセットが可能である.また,このレジスタが特定のパター ンになった時に CPU に割り込みがかかるようにしている.各プロセッサは,競合 解消が終了すると,バスの放送モードを利用して,全PEの同期レジスタに対し, 自PE番号に対応するビットをセットする.そして,割り込みパターンを全ビット がセットされた状態に設定して,割り込み待ちに入る.全プロセッサで競合解消 が終了した瞬間にすべての同期レジスタの内容は割り込み起動パターンと一致し, すべての PEで一斉に割り込みがかかる.この割り込みによって,全プロセッサが 同時に実行フェーズに移行する.このように,バスの放送機能と論理演算可能な レジスタを利用して各 PEが独立かつ同時に同期検出を行うことにより,バスのト ラフィックが少なくプロセッサにも負荷とならない同期が実現できる.

3.4.3 グローバル競合解消プロセッサの決定法

ローカル競合解消を最も早く完了したプロセッサが,グローバル競合解消プロ セッサとなる.そのためには,全プロセッサが,他のプロセッサのローカル競合解 消終了を同時に検出し,最も早く終了したプロセッサを識別する必要がある.本 方式では,同期で用いたと同じ機能をもったレジスタを利用して,これを実現し ている.ローカル競合解消を終了したプロセッサは,まずこのレジスタをチェック する.どのビットもセットされていなければ,バスの放送モードを利用して,全 PEのレジスタに自PEに対応するビットをセットする.このプロセッサがグロー バル競合解消プロセッサとなる.一方,レジスタのどれかのビットがセットされて いれば,既にローカル競合解消を終了したプロセッサが存在することになり,そ のビットに対応するプロセッサがグローバル競合解消プロセッサである.この方 式では,レジスタのチェックとビットのセットの間に,一度バスを解放するので, 複数のPEでローカル競合解消が同時に終了した場合には,複数のビットがセット される可能性がある.この場合にはPE番号の若いものをグローバル競合解消プ ロセッサとする.

3.4.4 認知-実行サイクルを通した動作

オーバヘッドとなり得る部分を以上のように処理することにより,並列化方式 が本来持っている性能を十分に引き出すことが可能な実装となる.ここでは,本 実装での,認知-実行サイクルを通した処理を追う.

個々のPEは、トークンキューとアクションキューという、二つの独立したキュー を持つ.ルールの発火により生成されたトークンは、放送によりすべてのPEに 送られトークンキューにプッシュされる、アクションキューは、WMEの生成、変 更、削除などのWME操作要求を格納する、これらのWME操作要求は、ルール 実行部の評価を行うPEが制御して送信する.

より詳細には,並列化された認知-実行サイクルは以下のようになる:

- 1. PE はトークンキューからトークンを1 個取出し, TWIN 方式に基づいた条件 照合処理を行う.
- 2. もしも PE が直前の実行フェーズが完了したことを示す発火終了マークを見つけると,ローカルの競合集合から最も優先度の高いインスタンシエーションを選びだすローカル競合解消を行う.
- 3. 最初にローカル競合解消を終えた PE(以下この PEを PE_x と表す)は,他のす べての PE に対して割込みをかけ,その PE がグローバル競合解消を行うこと を宣言する.他の PE は,各 PE ごとにその PE 内のローカル競合解消によっ て選択されたインスタンシエーションを PE_x に送信する.最も遅い PE が照 合とローカル競合解消を終えてインスタンシエーションを送信するまで,他 の PE は待つ.
- グローバル競合解消の後,すべての PE は実行フェーズに移行する.PE_xは, ルールのアクション部を評価し,アクション部にある WME 操作要求を,ランダムに選んだ PE のアクションキューに対して送り込む.それぞれの PE は, アクションキューから WME 操作要求を取出し,それぞれ処理する.
- 5. アクション部を評価し終えると, PE_x は発火終了マークを全 PE に対して送 信する.

3.5 システムソフトウェア

推論インタプリタは,並列コンピュータである Presto にとってはアプリケーション・プログラムの一部である.アプリケーションがハードウェア資源を効率的に利用でき,不正な処理によってシステム全体が停止しないために,アプリケーションとハードウェアの中間層にシステムソフトウェアが存在する.ここでは,Prestoのシステムソフトウェアについて述べる.

すべての PE には同一のシステムソフトウェアがロードされる.システムソフト ウェアの機能は,プロセッサ間通信,メモリ管理,ホストプロセッサ・エミュレー ションに分類される.

プロセッサ間通信

プロセッサ間通信機能には,データ転送,データ転送バッファのフラッシュ, 同期,割込制御などがあり,3.3.3で述べたようなバス制御をシステムコール によって実現する.

メモリ管理

メモリ管理機能としては,メモリ領域確保,メモリ領域開放,キューバッファの生成,キューバッファの削除がある.

ホストプロセッサ・エミュレーション

ホストプロセッサ・エミュレーションは, PE上で発生する入出力及びグラ フィック関連の MS-DOS システムコールをインターセプトし,ホストプロ セッサに転送する.この MS-DOS システムコールのエミュレーションによ り, Prestoでは, MS-DOS 向けの高水準言語処理システムを用いたプログラ ム開発が可能となっている.実際,本システムではプロダクションシステム 推論インタプリタの開発に Microsoft の MS-C を用いている.

3.6 性能評価と考察

TWIN 方式は,2章で述べたように,数10倍の速度向上を達成するだけのポテン シャルを持っている.Prestoのハードウェアとシステムソフトウェアが共にTWIN 方式に適した環境を提供していること,及び,推論インタプリタが効率的に並列

表 3.1: ベンチマーク ES

	set A			set B		
PROGRAM NAME	BM-A1	BM-A2	BM-A3	BM-B1	BM-B2	BM-B3
Rules	4	10	20		1	
WMEs	800	1260	1800	400	1000	2000
Tokens/Node	100	63	45	200	500	1000
Comparisons		40000		40000	250000	1000000

化されていることを確認するために,いくつかのサンプルプログラムを用いて性能を評価した.まず,並列化方式の各部分の効果を顕著とするためのベンチマーク ES を作成し,これを用いて各部が無駄なく実装されていることを確認する.続いて,いくつかの実在の ES を用いて総合性能を評価する.

3.6.1 ベンチマーク ES による実験

まず,本並列化方式とその実装の各部分の効果をより顕著にできるベンチマーク ES を用いて実験を行った.ベンチマーク ES としては,表 3.1 に示すような2 組のプログラム群を用いた.一方のプログラム群(セット A)は,TWIN 方式の構造並列化効果を主に測定するためであり,もう一方のプログラム群(セット B)は2 入力ノードの並列化効果を主に測定するように作られている.

セットAには3本のプログラムがあり,それぞれ同種のルールを含んでいるが ルール数が異なっている.ただし,2入力ノードでのテスト回数はすべてのルール にわたって同一である.これらのプログラムにおいては,すべてのルールは独立 に処理可能であり,また,ルールごとの処理時間も同一となる.したがって,本 プログラム群を用いると,通信オーバヘッドや推論エンジンのうち並列化できな い処理(ルートノードの処理やクラスのチェック)の実装上のオーバヘッドを評価 することができる.

一方,セットBにも3本のプログラムがあり,これらはルール数が同一(1個)で あるが,2入力ノードでのテスト回数が異なっている.これらプログラムは,どの PEがトークンを蓄積するかを決定するための処理に起因するオーバヘッドを評価 するのに適している.



図 3.8: トップノード並列化方式でのベンチマーク結果

TWIN 方式から 2 入力ノード並列化を取除いたトップノード並列化方式に対し てセットAを(構造並列化のみを評価するため), TWIN 方式に対してセットBを, それぞれ用いて, 10 プロセッサまでについて速度向上度を測定した.結果を図 3.8 及び図 3.9 に示す.

プログラム BM-A1 では,4台のプロセッサにより2.7倍の速度向上が達成され ている.プログラムは4つしかルールがないため,それ以上の数のプロセッサを 用いてもこれ以上大きな速度向上は望めない.より多くのルールを持つ BM-A2と BM-A3(それぞれ10個と20個)では,どのような PE 数においても BM-A1 の速度 向上を上回っており,プロセッサが10個の時に5-6倍の速度向上が得られている. BM-A2と BM-A3 の結果から,オーバヘッド要因がいくつか考えられる.高水準 言語での関数の呼出しメカニズムに起因するオーバヘッドが最も大きい.これは TWIN 方式に限らずどのような方式においても同様であろう.更に,PE 間の通信 によるオーバヘッドが考えられる.しかし,図3.10からわかるように,これは条 件照合フェーズの処理時間の2%以下であり,全体の処理時間にはほどんど影響し ない.

TWIN 並列化方式を用いた場合の結果 (図 3.9) は,トップノード並列化方式の



図 3.9: TWIN 方式でのベンチマーク結果

結果 (図 3.8) と同様に良好な速度向上が得られている.BM-B3 ではプロセッサが 10 個の場合に約7倍の速度向上度が得られている.BM-B3 に対する速度向上度が BM-B1 や BM-B2 に対するより大きいのは,BM-B3 の2 入力ノードでのトークン 突合回数がそれぞれ25倍及び4倍大きいからである.これら3本のプログラムも, セットAのプログラムと同様のオーバヘッド要因を持つ.

3.6.2 経路探索 ES による総合性能評価

つぎに,2.7節で用いたと同じ小規模な経路探索ESプログラムにより実験を行った.総合的な速度向上度は,2.7節における条件照合フェーズの速度向上度とほぼ同一となった.

ここでは更に,認知-実行サイクル並列化時の各フェーズの処理時間の比を明らかにし,TWIN方式の特徴である2入力ノードの並列処理による効果を確認するために,各フェーズの処理時間比を調べた.結果を図3.11に示す.図は推論時間全体を100%として,各フェーズが推論時間の何%を占めるかを表している.また, M_d は2入力ノード処理の並列度である. $M_d = 1$ の場合は2入力ノード処理を並





図 3.11: 各フェーズの実行時間比

表 3.2: 負荷ばらつき係数

プロセッサあたりの粒の数	負荷ばらつき係数		
1	4.3		
2	2.6		
3	1.7		
4	1.5		
6	1.3		

列化しない場合,すなわちトップノード並列化方式を示す.また,図の最上段,つ まり $M_d = 1$ かつプロセッサ数1の場合は,逐次処理にあたる.

トップノード並列化方式では,図からわかるようにプロセッサ数が大きくなる と条件照合フェーズの負荷ばらつきによるアイドル時間が非常に大きくなる.一 方,TWIN方式によって2入力ノードをそれぞれ5個のプロセッサで並列処理し た場合(Md=5)には,負荷ばらつきが減少しアイドル時間が抑えられている.こ れは次のように説明できる.負荷ばらつきは,並列処理の処理単位の処理量ばら つきと,プロセッサに割り当てられる処理単位の数とに依存する.プロセッサあ たりの処理単位の数が少なければ個々の処理単位の処理量ばらつきの影響が顕著 となり,逆に処理単位が多ければプロセッサでの処理時間は平均化される.処理 単位の最大処理時間と平均処理時間との比を意味する負荷ばらつき係数は,本ES の場合表 3.2 のようになる.

-つのトークンが RETE ネットワークに入力されたときに,それに対して条件 照合を行うルールの数は(ルール数×条件要素数)/クラス数でおおまかに計算で き,本ESの場合は約12である.トップノード並列化方式の場合,本ESでは5プ ロセッサ以上のときには各プロセッサが2個しか処理単位を持たないことになり, 負荷ばらつきが非常に大きくなる.一方,TWIN方式ではデータ並列融合の効果 によりプロセッサ当たりの処理単位の数はデータ並列数倍に増加するため,負荷 ばらつきが抑えられる.

また,同図に示されたように通信オーバヘッドは全体の1%~4%である.トー クン転送に必要な時間は一定のため,プロセッサ数が増加して全体の処理時間が 短くなると比率としては増加するが,速度向上の阻害要因にはなっていない.

更に,本方式で並列化している競合解消フェーズ・実行フェーズの高速化も総合



図 3.12: 競合解消 / 実行フェーズ処理時間の変化

的な速度向上に寄与している.競合解消フェーズ・実行フェーズの処理時間の変 化を図 3.12 に示す.両フェーズとも本方式の並列処理効果によりプロセッサ数の 増加とともに処理時間が減少していることがわかる.競合解消は並列化不能なグ ローバル競合解消を含んでいるが,前述のようにローカル競合解消の終了したプ ロセッサから順次インスタンシエーションを転送しているため,10 プロセッサで 5 倍程度の高速化が実現できている.一方,実行フェーズでは,1 認知サイクルで のWME 更新は2~4 程度のため,並列化による速度向上は約3 倍である.これら 競合解消/実行フェーズの並列化を行わない場合には,プロセッサ増加に伴って 競合/実行フェーズの処理時間の割合が増加し,10 プロセッサ時には10%にも達 する.すなわち,これらのフェーズの並列化により照合のみの並列化に加えて更 に1 割近い速度向上が得られていることになる.

3.6.3 8 クイーン問題による評価

前述のサンプルプログラムに加え,8クイーン問題を解くプログラムを実行させ てみた.このプログラムは,8クイーン問題の制約条件をプロダクションルールの 条件部に書いたもので,条件照合を通過した個々のインスタンシエーションがそ れぞれ問題の解となる.PSにおける条件照合を制約充足機構として利用すること の好例となっている.結果を表 3.3 に示す.4台の PE を用いて 2.2 倍の速度向上

表 3.3: 8Queen 問題の処理時間 (4PE の場合)

# of PEs	1	4
Time (sec)	54	25

が得られている.

3.7 まとめ

本章では、プロダクションシステムの条件照合フェーズ並列化方式である TWIN 方式に好適な並列コンピュータ Prestoを提案した.Prestoは、ローカルメモリを 持つ PE をバスにより結合した疎結合型並列コンピュータである.最大10個の PE を持つことができ、それぞれの PE は汎用のマイクロプロセッサとメインメモリ、 専用開発した2品種の ASIC から構成されている.部品数が少なく共有メモリや キャッシュメモリも不要のため低廉で小型、高性能なシステムを実現できている.

バスには TWIN 方式及びそれを利用した推論インタプリタ全体の並列化方式が 効率良く実装できるように, DMA によるデータ転送, 放送, 同期, 割込み制御な どの機能を備えている. TWIN 方式は, 通信頻度が小さいため, このような低廉 にハードウェアを構成可能なアーキテクチャによって十分な性能を得ることが可 能である.

Presto により推論インタプリタを並列処理するために,条件照合フェーズの TWIN 方式による並列化をベースとした推論インタプリタ全体の並列化方式を 提案した.本並列化方式では,競合解消フェーズはプロセッサ内のローカル競合 解消とプロセッサ間のグローバル競合解消とに分割し,実行フェーズでは複数の WME 操作をプロセッサに分散することで,条件照合以外のフェーズの並列化も 図っている.また,RETE サブネットとWM をプロセッサに分散配置し,ルール 実行部を重複して配置することで,競合解消フェーズ・実行フェーズでの通信量 も削減し,かつメモリ消費を抑えた.更に,RETE サブネットの静的割り付けに おいて,処理量を予測して負荷を均等化する割り付け法を採っている.

この並列化方式を実装する上でオーバヘッド要因となりそうな項目を洗いだし, それらの効率的な実装法も検討した. Presto に持たせたバスの諸機能を最大限に 活用し,フェーズ移行,同期,グローバル競合解消プロセッサ決定を効率良く処 理できるような実装を考案した.

総合性能とオーバヘッドを測定するために,いくつかの ES を実際に走行させて 性能評価を行った.各フェーズの処理時間の測定により,通信オーバヘッドは最 大でも約4%であり速度向上への影響は無視できることを確認した.また,競合解 消フェーズ・実行フェーズの並列化により条件照合並列化による速度向上に加え て更に一割近くの速度向上が得られた.

第4章 ニューラルネットシステムの 並列化

ニューラルネット (NN:articifial neural network) システムは,人間の脳の卓越した 問題解決能力にヒントを得て,その神経細胞 (neuron)を模擬した素子の結合によ り情報処理を行うシステムである[6].実際には,素子の機能をソフトウェアに置 き換えて,ディジタルコンピュータにより構成することが多い.一般に NN シス テムは学習機能を持ち,これによって,これまでの情報処理技術では困難とされ ていた問題領域のいくつかをうまく扱うことができる.パターン認識や連想記憶 が代表的な適用領域であり,様々な分野への応用が期待されている.

しかしながら,NNシステムにおける学習は,試行錯誤の反復によって行われる ため,そのための計算量が大きなものとなってしまい,NNシステムの応用を制限 する場合も多い.特に,代表的な教師付き学習アルゴリズムであるバックプロパ ゲーション(BP:back propagation)は,正答例の提示に基づき内部のニューロンそ れぞれの結合係数を微少変化させることにより学習を行う.1度の例示に対し多数 のニューロンの結合係数を計算し更新する必要があることに加え,学習の完了と みなすことができる結合係数の変化の収束に到達するまでには,非常に多数の正 答例提示が必要となるため,小規模な問題に対してもその計算量は膨大なものと なってしまう.

そこで本章では,NNの学習を高速に行うことを目的とした,BPの並列化方式 について論ずる.まず,NNとBPについて説明し,BPが連続行列演算の一形態 であることを明らかにする.続いて,この連続行列演算を並列化した場合の通信 量と計算量を定式化し,その下限値を導出する.この下限値とは,それより小さ な通信量及び計算量で連続行列演算を処理できる並列化方式は存在しないことを 意味する.次に,実際に2次元アレイ(トーラス)型並列コンピュータとバス結合 型並列コンピュータに対する並列化方式を提案し,2次元アレイ型に対する方式が 前述の下限値を達成していることを示す.下限値を達成していることから,この 方式より良い方式は他に存在しないと言える.すなわち,この並列化方式は最適 並列化方式となっている.また,バス結合型では1対1のデータ転送によっても バスが占有されるという制約のため,前述の下限値では並列化を実現することは できない.提案方式でも通信ステップ数が下限値とはなっていないが,従来の方 式がプロセッサ数に比例した通信ステップ数を要したのに対し,本方式ではプロ セッサ数の平方根オーダに抑えられていることを示す.

4.1 多層ニューラルネットとバックプロパゲーション

多層 NN は,入力層,出力層及び両者の間に1層以上の隠れ層を持ち,隣合う層 のニューロンユニット (NU:neuron unit)がある重みを持って全結合されたフィー ド・フォワード型の NN である.図 4.1 に多層 NN の一例を示す.各層の NU は, 前層出力と結合重みとの積和値にシグモイド関数などの非線形演算を施した値を 出力とする.入力信号が各層を順に伝播して最終的な出力値が得られる.これを 前向き伝播と呼ぶ.この NN の入力を例えば画素パターンに対応させ,出力を図形 や文字のコードに対応させれば,パターン認識を行うシステムを構築できる.こ の場合の認識動作は前向き伝播によって行われる.

多層 NN を前向き伝播によって所望の動作をさせるには,あらかじめ内部の各 NU を結合する重みを適切な値に設定する必要がある.このために,期待される 正答の例示を繰り返し,多層 NN に自律的に結合重みを設定させる学習手法が用 いられ,そのアルゴリズムの代表的なものが BP である.BP では,前向き伝播に より得られた出力と期待される出力信号(教師信号)との誤差を極小化するように, 出力層から入力層に向かって順に結合重みの微修正(後向き伝播)を行う.この前 向き伝播・後向き伝播のサイクルを多数の教師信号に対して繰り返すことにより 学習が行われる.

以下では,本章を通して用いる記号を定義した後,前向き伝播と後向き伝播からなる BP の計算法について詳述する.

4.1.1 記号の定義

NUの個数はすべての層で N 個である NN システムを考える. 前向き伝播,後向き伝播の処理詳細は後述するとし,ここでは,記号の定義を



図 4.1: 多層ニューラルネット(前向き伝播)

述べる.以後の計算式で用いられる記号を図 4.1 及び図 4.2 に示す.

第 $l \mod i$ 番目の NU の出力を $X_l[i]$ と書く l = 1が入力層を表す . 更に図の例 では , l = 2が隠れ層 , l = 3が出力層となる . ただし , 特別な場合として $X_0[i]$ は システムに対する入力とする . また , 自明であるが $X_3[i]$ はシステムの出力となる .

第 $l \equiv i \equiv 0$ NU から第 $l + 1 \equiv j \equiv 0$ NU への結合重みを $W_l[j,i]$ と表す. 例えば, $W_1[3,5]$ は第 1 $\equiv 5 \equiv 0$ NU から第 2 $\equiv 3 \equiv 0$ NU への結合重みを表 している. $Y_l[j]$ は,第 $l \equiv j \equiv 0$ NU において,第 $l = 1 \equiv 0$ NU からの出力 を結合重み $W_{l-1}[i,j]$ に従って加重し総和した値である.

本論文では,出力,結合重み,加重総和をベクトルや行列として記述する場合 もある.すなわち,第¹層の各NUの出力をベクトルとしてとらえ,

$$\mathbf{X}_{l} = \begin{pmatrix} X_{l}[1] \\ \vdots \\ X_{l}[i] \\ \vdots \\ X_{l}[N] \end{pmatrix}$$
(4.1)

88

$$\mathbf{Y}_{l} = \begin{pmatrix} Y_{l}[1] \\ \vdots \\ Y_{l}[i] \\ \vdots \\ Y_{l}[N] \end{pmatrix}$$
(4.2)

となる.結合重みは $N \times N$ の行列となり,以下のように表現する.

$$\mathbf{W}_{l} = \begin{pmatrix} W_{l}[1,1] & \cdots & W_{l}[1,i] & \cdots & W_{l}[1,N] \\ & \ddots & & & \\ W_{l}[j,1] & \cdots & W_{l}[j,i] & \cdots & W_{l}[j,N] \\ & & \ddots & \\ W_{l}[N,1] & \cdots & W_{l}[N,i] & \cdots & W_{l}[N,N] \end{pmatrix}$$
(4.3)

図 4.2 の d[i] は,入力に対して期待される出力値,すなわち教師信号であり,学 習の際に入力と対になって与えられる.そのベクトル表現は,

$$\mathbf{d} = \begin{pmatrix} d[1] \\ \vdots \\ d[o] \\ \vdots \\ d[N] \end{pmatrix}$$
(4.4)

となる. $\delta_l[i]$ 及び $\theta_l[i]$ は,教師信号と前向き伝播によって得られた出力との差に 基づいて計算される誤差値である.この誤差値に基づいて結合重みを更新する, $W_l[i, j]$ の新たな重みを $W'_l[i, j]$ と表す.また,これらの記号もこれまで述べたも のと同様にベクトル及び行列表現する場合がある.それぞれ, δ_l , θ_l , W'_l で表す.

4.1.2 前向き伝播

システムとしての本来の動作, すなわち入力が与えられた時にそれに対する出力を得ることは,前向き伝播により行われる.また, BP での学習に際しても,教師データとシステムが計算して得た出力との差分に基づいて結合重みを更新するために,やはり前向き伝播が行れる.

前向き伝播では,第l+1層の出力はその下位すなわち第l層の出力を用いて次のように計算される.まず,第l+1層j番目の NU において,第l層の NU 出力



図 4.2: 多層ニューラルネット(後向き伝播)

にそれぞれの結合の重みを加重し総和を計算する.

$$Y_{l+1}[j] = \sum_{i=1}^{N} X_l[i] \cdot W_l[j,i]$$
(4.5)

これを行列で表現すれば,

$$\mathbf{Y}_{l+1} = \mathbf{W}_l \cdot \mathbf{X}_l. \tag{4.6}$$

となる.次に,この積算結果に非線形関数 F を作用させることによって 第l+1層の NU の出力を得る.すなわち,

$$X_{l+1}[i] = F(Y_{l+1}[i]), (4.7)$$

を計算する.非線型関数 F の引数としてベクトルを許せば,行列を用いて,

$$\mathbf{X}_{l+1} = F(\mathbf{Y}_{l+1}),\tag{4.8}$$

とも書ける.非線形関数 F としてはシグモイド関数

$$F(Y) = \frac{1}{(1 + exp(-Y))}$$
(4.9)

などが一般的に用いられる.

上記の (4.6) 式及び (4.8) 式により 1 層分の伝播が行われる.これを入力層から 出力層に向かって繰り返すことによって,システムの出力値が得られる. 後向き伝播では,各層での誤差を計算しそれに基づき重みを更新する.各層での誤差は上位層での誤差から計算される.

出力層での誤差 δ_{out} は以下のように計算する.

$$\delta_{out}[i] = (d[i] - X_{out}[i])F'(Y_{out}[i]), \qquad (4.10)$$

ここで *d*[*i*] は *i* 番目の出力 NU に対する教師信号, *F'* は非線形関数 *F* を一階微分した関数である. 関数 *F'* が引数としてベクトルを取ることを許せば,以下のようにも書ける.

$$\boldsymbol{\delta}_{out} = M\left((\mathbf{d} - \mathbf{X}_{out}), F'(\mathbf{Y}_{out}) \right), \tag{4.11}$$

ただし,関数 $M(\mathbf{a}, \mathbf{b})$ は,ベクトル \mathbf{a} と \mathbf{b} のそれぞれ対応する要素をかけあわせたものを結果のベクトルとして返す関数とする.

また, 第l層での誤差 δ_l は以下で計算される.

$$\theta_{l}[j] = \sum_{i=1}^{N} (\delta_{l+1}[i] \cdot W_{l}[i, j])$$
(4.12)

$$\delta_l[i] = \theta_l[i] \cdot F'(Y_l[i]), \tag{4.13}$$

これをベクトル・行列を用いれば以下のように書ける.

$$\boldsymbol{\theta}_l = \mathbf{W}_l^T \cdot \boldsymbol{\delta}_{l+1}, \tag{4.14}$$

$$\boldsymbol{\delta}_{l} = M\left(\boldsymbol{\theta}_{l}, F'(\mathbf{Y}_{l})\right), \qquad (4.15)$$

ここで, \mathbf{W}^T は重み行列 \mathbf{W} の転置行列である.

以下で計算される W_l[j, i]' を新たな重みとして重み行列を更新する.

$$W_{l}[j,i]' = W_{l}[j,i] + \eta \cdot \delta_{l+1}[j] \cdot X_{l}[i], \qquad (4.16)$$

行列表現では、

$$\mathbf{W}_{l}^{\prime} = \mathbf{W}_{l} + \eta \cdot \boldsymbol{\delta}_{l+1} \cdot \mathbf{X}_{l}^{T}$$

$$(4.17)$$

となる.ここで η は学習係数と呼ばれ,重みの更新率を制御する定数である.

以上のように, BP での演算は, 行列・ベクトルの積と行列やベクトルの個々の 要素に対する演算とから成る.行列・ベクトル積の演算量は多いため, BP の演算 ステップ数の多くは (4.6) 式と (4.14) 式とで占められる.

4.2 従来のバックプロパゲーション並列化方式

BPの並列処理のために既に数多くの並列化方式が提案されている.疎結合型プロセッサを対象とした方式 [58,87,19,4,46,70] が多いが,そのほとんどが絶対性能を主眼としている.現実の並列コンピュータでは装備できるプロセッサ数には限りがある上,経済的にも限られた数のプロセッサを有効に活用できる必要があるため,並列化方式の性能としては,速度向上度の限界値だけではなく,プロセッサ利用効率(速度向上度/プロセッサ数)が重要となる.このような観点からは,これら方式は必ずしも満足できるものではない.

例えば,多層 NN の1層を2次元アレイプロセッサの1行に対応させる Kungら の方式 [58] では同時に計算を行うのは常に1行分のプロセッサだけのため,他の 行のプロセッサはアイドル状態となる.このため,プロセッサの利用効率は非常 に低いものとなってしまう.

Suzuki らの方式 [87] では,まず,入力ベクトルを2次元アレイプロセッサの最 上行より順次下方に転送して部分積和を計算し,次に部分積和を横方向に転送し て最右列のプロセッサで集計し結果を得るため,1層ごとにすべてのプロセッサが 並列動作できる.しかし,最上行と最下行のプロセッサでの入力ベクトルの到着 及び最左列と最右列のプロセッサで部分積和の到着にそれぞれ時間差があるため にプロセッサにアイドル時間が生じ,やはりプロセッサ利用効率が低いものとなっ ている.

これらに対し,久野らが提案する,格子状配置したメモリ・ユニットに対し行 方向や列方向に同報書き込みできる特殊なアーキテクチャを用いた方式[59]はプ ロセッサ利用効率が高い.しかし,プロセッサ数の2乗の数のメモリ・ユニットが 必要なため,プロセッサ数が大きい場合に実現が困難となる.

これら NN を直接に意識した方式とは別に,4.1 節で述べたように BP を行列演 算の特殊な形態として並列化方式を考えることもできる.BP では前向き伝播にお いても後向き伝播においても,行列とベクトルの積が主要な処理となる.また,そ れら演算を,入力層から出力層に向けて,あるいはその逆向きに繰り返すことが 必要であり,更に,演算対象として,前の層での演算結果が含まれる.このよう に前段階の結果を用いて連続的に行われる行列演算を,連続行列演算と呼ぶこと にする.

一般的な行列演算を高速に処理するには並列処理の適用が効果的であり,すで

に多くの並列化の研究がなされている[61,47].しかし,連続行列演算の場合には, 計算結果が次の演算の被演算ベクトルとなるため,ベクトルの割り付けはその直 前の演算結果の割り付けによって制限され,一般の行列演算に適した並列化方式 が必ずしも最適とは限らない[96].

並列処理での速度向上は,処理の分割に伴う処理量増加,各プロセッサの処理 量ばらつき,通信オーバヘッドに依存する.行列演算は本質的に規則的な計算で あるため,処理量増加と処理量ばらつきを生じさせないことは容易に実現できる. したがって,行列演算の最適な並列化法とは,これらに加えて通信オーバヘッド が最小となるマッピング及び計算方法のことだといえる.連続行列演算の場合に は,計算結果が次の演算の被演算ベクトルとなるため,被演算ベクトルと結果ベ クトルの並列プロセッサ上での割り付けを同じにしなければならないという制約 が加わっていることになる.

次節以降では,BPを連続行列演算として定式化し,疎結合型並列コンピュータ を対象に,その並列化における通信量と計算量について体系的に明らかにし,そ れらの下限値を導く.これに基づいて,BPの最適並列化方式について論ずる.ま ず,通信ステップ数を定式化してその最小値を求めることにより,通信量の下限値 とそれを達成するための条件を導出する.同時に演算ステップ数を定式化し,前 記条件のもとでは計算量も下限値を取り得ることを示す.次に,連続行列演算と してとらえた場合のBPの特性を明らかにし,その特性のもとでの通信ステップ数 の下限値と,それを達成するための条件を,上と同様の手順により導く.更にこ の議論に基づき,2次元アレイ(トーラス)型並列コンピュータとバス結合型並列 コンピュータとに対する最適並列化方式について述べるとともに,2次元アレイ に対する方式が通信オーバヘッドの下限値を達成できることを示す.

4.3 連続行列演算の並列化における通信量と計算量の下 限値

本節では,連続行列演算を並列化した場合の通信量及び計算量の下限値と,それを達成するための条件を明らかにする.なお,ここでは,通信量を通信のステップ数で,計算量を演算のステップ数で,それぞれ代表させることにする.また,簡単のために正方行列を対象として議論を進める.

4.3.1 連続行列演算の並列処理

連続行列演算は, N 行 × N 列の行列 W と入力ベクトル X (要素数 N) とをか けあわせ結果ベクトル Y (要素数 N) とする計算

$$\mathbf{Y} = \mathbf{W} \cdot \mathbf{X} \tag{4.18}$$

を行い、その結果を被演算ベクトルとして更にかけ算を繰り返す演算である.この連続行列演算を P 個のプロセッサで並列処理することを考える.ここで、 X の i 番目の要素を X[i], Y の j 番目の要素を Y[j], W の j 行 i 列目の要素を W[j,i] とそれぞれ表すと、(4.18) 式は以下のように書ける.

$$Y[j] = \sum_{i=1}^{N} X[i] \cdot W[j,i]$$
(4.19)

この演算を並列プロセッサ全体で分散して行うことを考える.ただし,行列の 要素は計算開始前にあらかじめ静的にプロセッサに割り付けておくことを前提と する.ここで,以下の記号を定義する.

- 添字 *: 添字として有効な範囲の任意の値 . W[*, i] と書いた場合には W[1, i] ~ W[N, i] のうちどれでも良いことを表す .
- $\mathcal{I}_n[j]: j$ 行目の行列要素のうちプロセッサ n に割り付けられた列添字の集合.例 えば,1行目の行列要素のうち W[1,1], W[1,3], W[1,5] がプロセッサ 2 に割 付けられているとすると, $\mathcal{I}_2[1] = \{1,3,5\}$ となる.

 $\mathcal{J}_n[i]: i$ 列目の行列要素のうちプロセッサnに割り付けられた行添字の集合.

この行列演算において,結果のベクトル要素は(4.19)式に示すように,入力ベ クトル要素と行列要素との積の総和により計算される.これを複数のプロセッサ で分割して処理するのだから,各プロセッサは自プロセッサが持つ範囲の要素に 対する積とその総和(部分関和)を計算し,その後にプロセッサにまたがった総和 を行って最終的な結果を得ることになる.また,入力ベクトルの要素は,このよ うな処理のために,関係するすべてのプロセッサに複写されて配布される必要が ある.このような動作は,行列やベクトルの要素をプロセッサにどのように割り 付けるかにかかわらず,普遍的に必要となる.したがて,行列・ベクトル積の並列 演算には,以下に示す3フェーズからなる処理が必要となる. 配布

入力ベクトルの要素 X[i] を,行列要素 W[*,i] が割り付けられたプロセッサ すべてに転送する.

部分積和

各プロセッサは自分に割り付けられた範囲の W[j,i] に対し

$$y_n[j] = \sum_{i \in \mathcal{I}_n[j]} (X[i] \cdot W[j,i])$$

$$(4.20)$$

を計算する.ただしnはプロセッサの番号を表す. $y_n[j]$ は結果ベクトル要素Y[j]の部分積和になっている.

集計

Y[j]の計算を担当するプロセッサは,部分積和 $y_n[j]$ を持つすべてのプロセッサからその部分積和を転送してもらい,総和してY[j]を計算する.

次の節では,この3つのフェーズの処理内容について考察し,それぞれの通信 ステップ数と演算ステップ数を定式化する.

4.3.2 通信ステップ数と演算ステップ数の定式化

上で述べたように,ここでは行列・ベクトル積を並列計算する際の通信ステップ数と演算ステップ数を定式化する.行列の大きさは $N \times N$ とし,プロセッサ数をPと書く.また,各プロセッサには前の計算によってM個の結果要素が得られており,これをそのまま入力要素として使用するものとする.

定式化のため,上記の3つのフェーズを通信ステップと演算ステップの観点か ら考察する.配布フェーズでは,ベクトル要素がそれを必要とするすべてのプロ セッサに配布される必要があり,このためにの通信が発生する.ただし,必要な 要素を自プロセッサ内に既に保持している場合に限り通信は必要ない.一つのプ ロセッサが他のプロセッサ上にあるベクトル要素を多く必要とするほど,通信ス テップ数も増大する.どのベクトル要素をどのプロセッサが必要とするかは行列 要素の割り付けに依存する.部分積和フェーズでは,自プロセッサが持つ行列要 素に対して積和を計算する.このため通信は発生せずに演算のみが行われる.演 算量は,プロセッサが持っている行列要素に依存する.これは割り付け法によっ て決まる.集計フェーズでは,各プロセッサから部分積和を収集し,それを総和



図 4.3: 行列要素割り付けの例

して結果を得るという処理を行うため,通信と演算の両方が発生する.一つの結 果を得るために,多くの部分積和を収集する必要があれば通信も多くなるし,ま た,総和を計算するための演算量も増大する.これらも割り付け法に依存する.

このように,通信ステップ数及び演算ステップ数は,行列及びベクトルの要素 をどのように分割してプロセッサ上に割り付けるかに依存していることがわかる. このことから,本定式化では,まず行列要素の割り付けに関するパラメータを定 義し,つぎに,それを用いて通信ステップ数と演算ステップ数を導出する. 行列要素の割り付けに関するパラメータ

図 4.3 に具体的な割り付けの例をいくつか示す.なお,この例ではN = 4, P = 4 である.図に示したように様々な割り付け法が考えられるが,本定式化では,通信量と計算量の下限値を求めることが目的であるため,これらステップ数が全プロセッサにわたり均一となるような割り付けのみを考える.なぜなら,同一の総ステップ数のもとでは,ステップ数が不均一な場合は均一な場合より必ず通信量や計算量が大きくなるからである.更に,割り付けに関するパラメータも様々なものがあるが,演算ステップ及び通信ステップの導出のためには,割り付けられた要素の数に関わるパラメータだけがわかれば良い.

割り付けに関するパラメータを以下のように定義する.

行数 K_r

ーつのプロセッサに割り付けられた行の数である.どの列かにかかわらずー つでもその行の要素を持ってれば1と数える.例えば,プロセッサに行列要 素W[1,1], W[1,2], W[2,1], W[2,2]が割り付けられているならば,第1行 と第2行の要素を持っているため $K_r = 2$ となる.一方,行列要素W[1,1],W[2,2], W[3,3], W[4,4]が割り付けられていれば,1行~4行の要素を持っ ていることになり $K_r = 4$ となる.

列数 K_c

-つのプロセッサに割り付けられた列の数である.上と同様に,どの行かに かかわらず,-つでもその列の要素を持ってれば1と数える.

1行あたりの要素数 *K*_e

ーつのプロセッサに割り付けられ,かつ,同一の行に属する行列要素の個数 である.任意の割り付けでは,行によって割り付けられる行列要素数が異な る場合も考えられるが,前述のように均一な割り付けを前提とすれば,プロ セッサに割り付けられたどの行も同じ個数だけの行列要素を含むことになる. プロセッサが割り付けられた列の数は上述のとおり K_c であり,1行にすべ ての列が含まれているとしてもたかだかこの値となるので, $K_e \ge K_c$ の間に は $K_e \le K_c$ なる関係が成り立つ.

要素数 K

一つのプロセッサに割り付けられた行列要素の個数である.

本定式化はプロセッサに割り付けられた要素数や行と列の数のみをパラメータ として導出を行うため,具体的にどの要素をどのプロセッサに割り付けるかに依 存しない定式化となっている.

図 4.3(a) は行分割の場合で,それぞれの行の行列要素すべてを一つのプロセッサに割り付ける.この場合は,個々のプロセッサは1行の中の行列要素しか持たないから $K_r = 1$ である.一方,割当てられた行列要素の列は,どのプロセッサも1~4 までを含むため, $K_c = 4$ となる.要素数は明らかに $K_e = 4$ である.図 4.3(b)はメッシュ分割である.この場合,それぞれのプロセッサは,2行分かつ2列分の行列要素を含む.したがって, $K_r = K_c = 2$,また,割り付けられた行に対しては,それぞれ二つの列の行列要素を含むため $K_e = 2$ となる.図 4.3(c)のように対角線方向に分割した場合には,各プロセッサは,4つの行にわたりそれぞれ異なった列の行列要素を含むことになる.したがって, $K_r = 4$ であり $K_c = 4$ である.各行の要素は一つずつなので $K_e = 1$ となる.当然ながらすべての場合において K = 4である.

通信ステップ数の導出

上記パラメータを用いた通信ステップ数の算出式を導出する.プロセッサ間で の1個のデータの転送を1通信ステップと数える.転送回数は,送信側でも受信側 でも計数できるが(当然ながら総数は同一となる),ここでは受信側でとらえるこ とにする.各フェーズにける個々のプロセッサが受信するデータ数を求め,それ を合計することで1層あたりの総通信ステップ数を求める.

配布

*K*_c 列分の行列要素があるから,部分積和計算のためにその列に対応する個数の入力ベクトル要素が必要である.各プロセッサは*M* 個の要素を最初から保持しており,最善の場合はこれらをすべて利用可能なため,配布での通信ステップ数 *C*_d は下式となる.

$$C_d = K_c - M \tag{4.21}$$

部分積和

各プロセッサが独立に計算するためデータ転送は不要であり0.
集計

各行の要素は K_e ずつに分割されているため,一つの結果要素の計算には N/K_e の部分積和が必要となる.自プロセッサ内にも1個の部分積和を保持 しているため,受信すべき部分積和数は $N/K_e - 1$ 個.各プロセッサは M 個 の結果要素を計算するので,集計での通信ステップ数 C_a は下式となる.

$$C_a = M\left(\frac{N}{K_e} - 1\right) \tag{4.22}$$

ただし,ここでは簡単のためにNはKeで割り切れるものとしている(以降も同様).

以上から,各プロセッサで1回の行列・ベクトル積の計算に必要なデータ転送回数*C*は下式で表される.

$$C = C_d + C_a = K_c + M\left(\frac{N}{K_e} - 2\right)$$
 (4.23)

演算ステップ数の導出

演算ステップは,各プロセッサでの加算の回数及び乗算の回数を表す.一般に加 算と乗算ではその処理時間が異なるため,それぞれを個別に算出する.各フェー ズでの演算ステップ数は以下のようになる.

配布

演算は不要なため0.

部分積和

各プロセッサは K 個の要素を持つため,乗算は K 回行われる.また,1行 あたり K_e 個の要素を持ちそれが K_r 行あるため,加算は $K_r(K_e-1)$ 回行われる.

集計

1 個の結果要素を得るためには N/K_e 個の部分積和の総和が必要となる.各 プロセッサは M 個の結果要素を計算するので, $M(N/K_e - 1)$ 回の加算が必 要である.

以上より,1回の行列・ベクトル積に必要な乗算及び加算のステップ数 A_m , A_s はそれぞれ下式のようになる.

$$A_m = K, \tag{4.24}$$

$$A_s = K_r(K_e - 1) + M\left(\frac{N}{K_e} - 1\right).$$
(4.25)

4.3.3 通信ステップ数と演算ステップ数の下限値

上での導出から,通信ステップ数及び演算ステップ数はともに,行列要素の分割とそれらのプロセッサへの割り付けにより変化することがわかった.ここでは, これらのステップ数がどのように変化するかついて考察し,その下限値を求め,更 にそれを達成する条件を導く.ただし,いずれのプロセッサも一度に1個のデー タを一定時間(1ステップ)で他のプロセッサに転送できる理想的な場合を考える. 現実の並列コンピュータは,プロセッサ間距離やネットワーク輻輳によって転送 時間(ステップ数)が大きくなるので,実際にはここで導出した値に等しいか大き くなる.すなわち,本導出での最小値が疎結合型並列コンピュータにおける通信 ステップ数の下限値になる.

通信ステップ数の下限値

通信ステップ数に関しては (4.23) 式からわかるように K_e が大きいほど小さくなる.前述のように $K_e \leq K_c$ であるため $K_c = K_e$ が通信ステップ数が最小となる必要条件である.この条件を (4.23) 式に適用すると下式となる.

$$C = K_c + M\left(\frac{N}{K_c} - 2\right) \tag{4.26}$$

これを K_c について微分し0となる点を求めると,

$$\frac{dC}{dK_c} = 1 - M \frac{N}{K_c^2} = 0, \qquad (4.27)$$

$$K_c = \sqrt{MN} \tag{4.28}$$

となる.これを満たす時に通信ステップ数は K_c の変化に対して最小値をとる.この通信ステップ数の最小値C'は, (4.28)式を(4.26)式に代入して,

$$C' = 2\sqrt{M} \left(\sqrt{N} - \sqrt{M}\right) \tag{4.29}$$

となる.通信ステップ数の最小値は,行列の行数 N と一つのプロセッサ上に得られる結果要素の数 M とに依存することがわかる.



図 4.4: *M* に対する *C'* の変化

ここで, M の取り得る範囲について考える.個々の結果要素が少なくともどれ かの一つのプロセッサ上で得られている必要がある.結果要素の総数は行列の行 数と等しく N であるから, M の最小値は N/P である. (4.28) 式にこれを代入す れば $K_c = N/\sqrt{P}$ となる.また, M の最大値は自明ながら結果要素の総数に等し く N となる.

Mを変化させた場合のC'の変化を図 4.4 に示す.図から M > N/4の領域では Mの増大とともに通信ステップ数が減少し,ついには0なることがわかる.しか しながら,M > N/4という条件は,1プロセッサに全計算の1/4以上が割り付け られることを意味する.このような領域では,通信ステップ数は少ないものの,速 度向上度が4倍より大きくなることはあり得ない.更に,通信ステップ数を減ら すほど演算ステップ数は増加し,通信ステップ数が0の場合は演算ステップ数は 逐次処理と同一となってしまう.並列処理は高速化を目的としている以上,この ような領域には意味がないといえる.以上の議論より,通信ステップ・演算ステッ プの最小化は $M \leq N/4$ の領域のみが対象となる.

 $M \leq N/4$ の領域で C'が最小となるのは, グラフから Mが最小値 N/Pを取る場合であることがわかる.この時の C'は,

$$C' = \frac{2N}{\sqrt{P}} \left(1 - \frac{1}{\sqrt{P}} \right) \tag{4.30}$$

となる.これが通信ステップ数の下限値である.

行列演算の総計算ステップ数は乗算が N^2 ,加算がN(N-1)であるから、これらが重複なく、かつ、均等にプロセッサに分散される場合に、プロセッサあたりの演算ステップが下限値を取る.この値は、加算がN(N-1)/P、乗算が N^2/P である.

加算及び乗算の演算ステップ数が下限値を取るためには割り付けパラメータが どのような値を取れば良いかを調べてみる.(4.25)式からわかるように, *M* が小 さいほど加算ステップ数が小さくなるが,前述したとおり *M* の最小値は *N/P* で ある.この値を代入して式を書き直せば,

$$A_{s} = K_{r}(K_{e} - 1) + \frac{N}{P}\left(\frac{N}{K_{e}} - 1\right)$$
(4.31)

となる.上述のように,加算ステップ数が下限値はN(N-1)/Pであるから,こ れを達成するための条件は以下のようになる.

$$K_r(K_e - 1) + \frac{N}{P} \left(\frac{N}{K_e} - 1\right) = \frac{N(N - 1)}{P}$$
(4.32)

これを整理すると、

$$K_r(K_e - 1) + \frac{N}{P} \left\{ \left(\frac{N}{K_e} - 1 \right) - (N - 1) \right\} = 0$$
(4.33)

$$K_r(K_e - 1) - \frac{N^2}{P} \left(1 - \frac{1}{K_e}\right) = 0$$
(4.34)

$$K_r = \frac{1 - \frac{1}{K_e}}{K_e - 1} \cdot \frac{N^2}{P} = \frac{1}{K_e} \cdot \frac{N^2}{P}$$
(4.35)

$$K_e K_r = \frac{N^2}{P} \tag{4.36}$$

となる.この式を満たす $K_e \ge K_r$ は,計算がもれなく行われるための条件 $K_e K_r P \ge N^2$ も満たしている.また,この場合, $A_m = K = K_e K_r = N^2/P$ なので,乗算ステップ数も最小となる.すなわち,(4.36)式は計算が完全でかつ演算ステップ数が最小であるための条件式となっている.

通信・演算ステップ数の下限を与える割り付け条件

上記の通信ステップ数と演算ステップ数に関する議論に基づけば,それぞれの ステップを両方とも最小とする *M*, *K*_c, *K*_e, *K*_r の値がそれぞれ次のように求まる.

$$M = \frac{N}{P} \tag{4.37}$$

$$K_c = K_e = K_r = \frac{N}{\sqrt{P}} \tag{4.38}$$

そして,通信ステップ数の下限値 Clow は,

$$C_{\rm low} = 2\left(\frac{N}{\sqrt{P}} - \frac{N}{P}\right) \tag{4.39}$$

となる. どのような並列化方式を用いても, 疎結合型並列プロセッサでは (4.39) 式 より少ない通信ステップ数で連続行列演算を計算することはできない.また, (4.38) 式が示すように行列を N/\sqrt{P} 行 × N/\sqrt{P} 列の部分行列に分割することで,通信 ステップ数, 演算ステップ数ともに下限値をとるような並列化方式を構築できる.

例として N = 9 の行列を P = 9 個のプロセッサで並列化する場合に,通信及び 演算ステップ数の最小化する割り付け法を図 4.5 に示す.各プロセッサで得る結果 要素の数は (4.37) 式より M = 1 とすれば良い.また,各プロセッサに割り付ける 行列要素に関しては,(4.38) 式より $K_c = K_e = K_r = 3$ となる.このパラメータ を持つ最も単純な割り付けが,図に示したような 3×3 の部分行列を一つずつプロ セッサに与えた場合である.

4.4 BP並列化における通信ステップ数の下限値

これまで連続行列演算の並列化について論じてきた.BPの計算は,連続行列演 算ととらえることができると述べたが,当然ながらそのアルゴリズムに固有の特 性を持っている.特にBPでは,前向き伝播を計算した後,その結果と教師信号と の差分に基づいて後向き伝播を行うが,この両方向の計算ともに結合重みが使わ れる.また,結合重みは後向き伝播によって変化し,それが次のサイクルで用い られる.このため,前向き伝播,後向き伝播をそれぞれ独立した連続行列演算と してとらえるのではなく,BPのサイクル全体を通した演算量や通信オーバヘッド を考える必要がある.

ここでは, BPを連続行列演算として見た場合の固有の特性について考察を深め, BPに限定した場合の通信ステップ数の下限値を導出する.

4.4.1 BP における連続行列演算の特性

BP での連続行列演算は次のような特性を持つ.



図 4.5: 通信・演算ステップの下限値を与える行列・ベクトルの割り付け法

重み行列要素の双方向伝播での利用

結合重みは,前向き伝播においては出力を得るために使われ,後向き伝播で は更新値を得るために使われる.重み行列として見れば,前向き伝播は入力 ベクトルとの積がとられ,後向き伝搬では転置されて誤差ベクトルとの積が とられることになる.

重み行列要素の更新

結合重みは,後向き伝播によって,その値が更新される.この更新は前向き 伝播・後向き伝播のサイクルごとに繰り返される.したがって,毎回の例示 に対する処理で用いられる結合重みは常に異なっていることになる.

結合重みがシステムの動作を通して変化しないのであれば,前向きと後向きの 両伝播を独立と考え,実行に先だって,それぞれ都合の良いように重み行列を割 り付ければ良い.それによって,一つの重み行列要素が前向き伝播と後向き伝播 で異なったプロセッサに割り付けられたとしても,それはメモリを少し余計に消 費するだけでしかない.しかし,BPでは結合重みは前向き伝播・後向き伝播の毎 サイクルごとに更新される.このため,後向き伝播によって更新された結合重み を次のサイクルの前向き伝播で用いなければならない.一つの重み行列要素が前 向き伝播と後向き伝播で異なったプロセッサに割り付けられていると,後向き伝 播によって更新された要素を他のプロセッサに転送する必要がある.すなわち,後 向き伝播から次のサイクルの前向き伝播へと処理の流れが移行する際に,すべて の行列要素があるプロセッサから他のプロセッサに転送されることになる.この ような転送が必要なため,前向き伝播と後向き伝播を独立して考えた場合に通信 ステップを抑えることができる方式でも,BP全体を通すと通信ステップ数が大き いものとなる場合がある.

以上のことから, BP の並列化では, 個々の伝播処理での通信ステップ数・演算 ステップ数だけではなく, 前向き伝播・後向き伝播の処理の移行に伴う通信ステッ プ数・演算ステップ数も考慮する必要がある.並列化方式は, これらの総合的な 通信ステップ数・演算ステップ数を小さく抑えるように考案されなければならな い. 一つの行列要素に対し, 前向き伝播での利用, 後向き伝播での利用, そして 値の更新のすべてを同一プロセッサで処理するような並列化方式が, より BP に適 した方式となると予測される.

4.4.2 BPにおける通信ステップ数の下限値

前述の通り, $W_l[j,i]$, $X_l[i]$, $\delta_{l+1}[j]$ の三者を同一のプロセッサに割り付ければ, 前向き伝播と後向き伝播の切替え時には結果や重みの転送は不要となる.この場 合の BP での通信ステップ数は,前向き伝播,後向き伝播のそれぞれの連続行列演 算に必要な通信ステップ数の和で済む.

このような割り付けによる NN の並列計算の様子を図 4.6 に示す.説明を簡単に するために,図では重み行列のサイズが 2×2 ,プロセッサ数が 4 という非常に小 さい規模を例としている.図において,長方形で示したプロセッサの中に,その プロセッサに割り付けられた行列・ベクトルの要素や,計算で得られる要素を示 している.p = 2(i-1) + jであるプロセッサ $P_p($ ただし $1 \le i \le 2, 1 \le j \le 2)$ に 対して,行列・ベクトル要素をそれぞれ表 4.1 に示すように割り付けている.

割り付け先プロセッサ	P_p ただし $p = (i-1) \times 2 + j$
入力層出力	$X_1[i]$
入力層-隠れ層間結合重み	$W_1[j,i]$
隠れ層での積和	$Y_2[j]$
隠れ層出力	$X_2[j]$
隠れ層-出力層間結合重み	$W_2[i,j]$
出力層での積和	$Y_{out}[i]$
出力	$X_{out}[i]$
出力層誤差	$\delta_{out}[i]$
隠れ層誤差	$\delta_2[j]$

表 4.1: プロセッサへの要素の割り付け

図 4.6(a) は前向き伝播において隠れ層の出力を得る処理である.隠れ層での積和の一つの要素 Y₂[1]を例にとると,その部分積和が P₁ と P₃ において計算される. そして,それぞれが相互に転送され集計されて,これら二つのプロセッサ上で要素の値が得られる.積和が求まれば,それに基づいて転送なしに対応する隠れ層出力要素を得ることができる.

同様に図 4.6(b) では出力値を計算している.特徴的なのは,重み行列 W_2 のプロセッサへの割り付けが,直下の層の重み行列 W_1 の割り付けを転置した形となっている点である.このような割り付けにより,(a) で各プロセッサ上に得られた隠れ層出力を,転送することなくそのまま利用して出力層での部分積和を計算する

$W_1[1,1], X_1[1]$	$W_1[1,2], X_1[2]$	
$\to Y_2[1], X_2[1] \qquad P_1$	$\rightarrow Y_2[1], X_2[1] \qquad P_3$	
$W_1[2,1], X_1[1]$	$W_1[2,2], X_1[2]$	
$\rightarrow Y_2[2], X_2[2] \qquad P_2$	$\rightarrow Y_2[2], X_2[2] \qquad P_4$	
(a)前向き伝播/隠れ層		
$W_1[1,1], X_1[1], Y_2[1]$	$W_1[1,2], X_1[2], Y_2[1]$	
$W_2[1,1], X_2[1]$	$W_2[2,1], X_2[1]$	
$\rightarrow Y_{out}[1], X_{out}[1]$	$\rightarrow Y_{out}[2], X_{out}[2]$	
$W_1[2,1], X_1[1], Y_2[2]$	$W_1[2,2], X_1[2], Y_2[2]$	
$W_2[1,2], X_2[2]$	$W_2[2,2], X_2[2]$	
$\rightarrow Y_{out}[1], X_{out}[1]$	$\rightarrow Y_{out}[2], X_{out}[2]$	
(b)前向き伝播/出力層		
	·	
$W_1[1,1], X_1[1], Y_2[1]$	$W_1[1,2], X_1[2], Y_2[1]$	
$W_2[1,1], X_2[1], Y_{out}[1]$	$W_2[2,1], X_2[1], Y_{out}[2]$	
$\rightarrow \delta_{out}[1], W_2'[1,1]$	$\rightarrow \delta_{out}[2], W_2'[2,1]$	
$W_1[2,1], X_1[1], Y_2[2]$	$W_1[2,2], X_1[2], Y_2[2]$	
$W_2[1,2], X_2[2], Y_{out}[1]$	$W_2[2,2], X_2[2], Y_{out}[2]$	
$\rightarrow \delta_{out}[1], W_2'[1,2]$	$\rightarrow \delta_{out}[2], W_2'[2,2]$	
(c)後向き伝播/出力層		
$W_1[1,1], X_1[1], Y_2[1]$	$W_1[1,2], X_1[2], Y_2[1]$	
$W_2[1,1], X_2[1], Y_{out}[1]$	$W_2[2,1], X_2[1], Y_{out}[2]$	
$\delta_{out}[1], W_2'[1, 1]$	$\delta_{out}[2], W_2'[2, 1]$	
$\rightarrow \delta_2[1], W_1'[1,1]$	$\rightarrow \delta_2[1], W_1'[1,2]$	
$W_1[2,1], X_1[1], Y_2[2]$	$W_1[2,2], X_1[2], Y_2[2]$	
$W_2[1,2], X_2[2], Y_{out}[1]$	$W_2[2,2], X_2[2], Y_{out}[2]$	
$\delta_{out}[1], W_2'[1,2]$	$\delta_{out}[2], W_2'[2,2]$	
$\rightarrow \delta_2[2], W_1'[2,1]$	$\rightarrow \delta_2[2], W_1'[2,2]$	
(d)後向き伝播/隠れ層		

図 4.6: BP 並列演算の例

ことができる.部分積和も (a) を転置した形となり,要素 $Y_{out}[1]$ に対するものがプロセッサ P_1, P_2 上で得られる.これを相互に転送・集計して,両プロセッサ上で出力値 $X_{out}[1]$ が得られることになる.

図 4.6(c),(d) は後向き伝播の処理であり,前向き伝播と同様に,プロセッサ上で 得られた結果を利用して,重み更新の計算ができることを示している.例えば,出 力層の重み行列要素 $W_2[1,1]$ を更新するには $\delta_{out}[1]$ と $X_2[1]$ が必要であり, $\delta_{out}[1]$ を得るためには,教師信号 d[1],出力要素 $X_{out}[1]$,積和値 $Y_{out}[1]$ が必要である.(c) からわかるように,これらはすべてプロセッサ P_1 上に揃っている.このためデー 夕転送の必要なしに重みを更新することができる.同様に,隠れ層の重み行列要 素 $W_1[1,1]$ の更新では $\delta_2[1]$ と $X_1[1]$ が必要となり, $\delta_2[1]$ は, $W_2^T \cdot \delta_{out}$ の1行目の 値 $\theta_2[1]$ と積和値 $Y_2[1]$ とが必要となる.(d)が示すようにこれらもプロセッサ P_1 上 で揃うので,行列演算で必要とされる以外のデータ転送を生じさせずに重みの更 新ができる.

以上のように,各層の行列・ベクトル要素の割り付けの工夫により,層の間での データ転送や前向き・後向きの移行に伴うデータ転送を伴わずに,BPを並列計算 できる方法が存在することがわかった.この場合の通信ステップは,前向き伝播 と後向き伝播それぞれの行列演算に必要とされる通信ステップの和になる.後向 き伝播では重み行列の転置とベクトルとの積が計算されるので,この時の通信ス テップ数は,前向き伝播時の通信ステップ数の式のなかの行と列を入れ換えたも のになり,(4.26)式の場合と同様に計算できる.したがって,前向き伝播・後向き 伝播1サイクル1層分の計算に必要な転送ステップ数 *C*_{BP} は以下のようになる.

$$C_{BP} = \underbrace{K_c + M\left(\frac{N}{K_c} - 2\right)}_{\text{前向き伝播}} + \underbrace{K_r + M\left(\frac{N}{K_r} - 2\right)}_{\text{後向き伝播}}$$
(4.40)

ここで,前章と同じ議論により,それぞれの項を最適化すると,その条件は,

$$K_c = K_r = N/\sqrt{P} \tag{4.41}$$

となり,その時の通信ステップ数 C_{BPlow} は,以下のようになる.

$$C_{BP\text{low}} = 4\left(\frac{N}{\sqrt{P}} - \frac{N}{P}\right) \tag{4.42}$$

(4.39) 式は1回の行列演算での下限値を表しているのに対し(4.42) 式は前向き伝播と後向き伝播の計2回の行列演算における下限値である. *C*_{BPlow} が *C*_{low} の2倍



(a) 二次元アレイプロセッサ



(b) バス結合型並列コンピュータ

図 4.7: 並列アーキテクチャ

で済んでいるということは,前向きと後向きの両伝播を独立として見ても,それ ぞれが最適な行列演算並列化になっているような BP 並列化方式の存在を示唆し ている.

ただし,ここで述べた例は,同一のプロセッサ上に必要な行列・ベクトル要素を 配置するような BP 並列化が可能なことを示しているだけで,必ずしも最適な並列 化とはいえない.実際,演算ステップ数が4.3.3節で導出した下限値を達成してい ない.これは,非常に規模の小さな問題であるため,同節での図4.4で説明した前 提が成立しないためである.そこで次節以降では,2次元アレイ型並列コンピュー タとバス結合型並列コンピュータとを対象に,これまでの考察に基づいて行列・ベ クトル要素の割り付け及び各プロセッサでの処理を行う,より最適に近い並列化 方式を提案する.

4.5 2次元アレイ型並列コンピュータ向けの並列化方式

本節では,図4.7(a)に示すような2次元アレイ(トーラス)型並列コンピュータ をとりあげ,これに対する並列化方式を提案する.また,本方式において通信ス テップ数が最小となる条件を導出し,最小通信ステップ数が,4.4.2節で述べた通 信ステップ数の下限値と等しいことを示す.なお,ここで述べる方式は文献[99]に おいて筆者らが発表したものであるが,Tannoらもほぼ同時期に本質的に同一の 方式を提案している[91].

4.5.1 並列化方式

本並列化方式の行列・ベクトル要素の割り付けと各プロセッサの動作を以下に 述べる.ここでは,BPの前向き伝播1層分についてのみ説明する.4.4.2節での考 察に基づけば,後向き伝播においても,また,すべての層においても,同様の動 作を行えば良いこと,そして層間や伝播方向の移行時にデータ転送が不要なこと がわかる.

行列・ベクトル要素の割り付け

重み行列のサイズが $N \times N$, プロセッサ数が P のとき, この行列を N/q行 × N/p 列の部分行列に分割する (ただし $q \cdot p = P$). 左から i 番目, 上から j 番目 の部分行列を $\mathcal{W}_{j,i}$ と表すことにする.別の表現をすれば, $j_1 = (j-1)N/p+1$, $j_2 = jN/p$, $i_1 = (i-1)N/q+1$, $i_2 = iN/q$ として, $\mathcal{W}_{j,i}$ は $W[j_1-j_2, i_1-i_2](j_1$ 行目 から j_2 行目, i_1 列目から i_2 列目の要素を含む部分行列) とも書ける.分割した部 分行列を q行 p列の 2次元アレイ上に直接的に割り付ける.すなわち,部分行列 $\mathcal{W}_{j,i}$ を $P_{j,i}$ に割り付ける.

入力ベクトルは N/P 個の要素を持つ部分ベクトルに分割し,プロセッサ $P_{j,i}$ には $\{q(i-1)+j\}$ 番目の部分ベクトルを割り付ける.また,結果ベクトルは N/P 個の要素を持つ部分ベクトルに分割し,プロセッサ $P_{j,i}$ において $\{p(j-1)+i\}$ 番目の部分ベクトルを集計する.

例として N = P = 9 の場合の割り付けと動作を図 4.8 に示す.q = p = 3であ り, N/q = 3, N/p = 3であるから部分行列のサイズは 3×3 となる.N/P = 1となるため,入力の部分ベクトルと結果の部分ベクトルは,それぞれ1個の要素 を持つ.入力部分ベクトルは左上端のプロセッサより下に向かって順番に割り付 けられる.ただし下端の次は右隣の上端になる.結果部分ベクトルは,左上端よ り右に向かって順番に割り付けられる.ただし右端の次は一段下の左端となる.



(b) 部分積和の計算

(d) **結果ベクトルの**集計 (ステップ 2)



111

配布フェーズでは,図 4.8(a) に示すように全プロセッサが下方のプロセッサに 自プロセッサの持つ入力ベクトル要素を転送する.一つのプロセッサが発信した要 素が同一列の全プロセッサに行き渡るまで転送を繰り返す.この例では,2回の転 送で,1~3列目を含む部分行列 W[*,1-3]を保持する全プロセッサ上で X[1]~X[3] が揃うことになる.

配布が終了したら,各プロセッサは割り付けられた部分行列に対する部分積和 を計算する.Y[j]に対する部分積和 $y_i[j]$ は各プロセッサ上に図4.8(b)に示すように得られる.ここで添字iはプロセッサの列番号である.

集計フェーズでは,図4.8(c)に示したように,部分積和を右隣のプロセッサに 転送し,転送されて来た部分積和を自プロセッサの保持する行の同じ部分積和に 加算する.そして図4.8(d)に示すように,加算結果を右隣プロセッサに転送する.

以上の繰り返しにより,最終的に各プロセッサ上に結果の部分ベクトルを得る. この動作はすべてのプロセッサで並列に行われる.図の例では,例えばY[1]に関 しては,まず, $P_{1,2}$ が自プロセッサ上の部分積和 $y_2[1]$ を右隣のプロセッサ $P_{1,3}$ に転 送し, $P_{1,3}$ は自プロセッサ上の部分積和 $y_3[1]$ と加算する.次のステップでは,加算 された値を $P_{1,1}$ に転送し, $P_{1,1}$ では自プロセッサ上の部分積和 $y_1[1]$ との加算を行 いY[1]を得る.同様にY[2]に関しては, $P_{1,3}$ がまず部分積和 $y_3[2]$ を転送し, $P_{1,1}$ 上の部分積和 $y_1[2]$ と加算された後, $P_{1,2}$ で最終的なY[2]を得る.Y[3]からY[9]に対しても同様の動作で集計が行われる.このような動作により,例では2回の 転送ですべての集計が完了する.なお,後向き伝播時には,行と列が入れ替わっ た動作となる.

4.5.2 通信ステップ数の最小化

4.4.2 節と同様の手順で通信ステップ数を定式化し,最適条件を導出する.

配布フェーズでは,同じ列のプロセッサに $N \cdot q/P$ の要素が転送されなければ ならないが,プロセッサは N/Pの要素を最初から保持しているので,通信ステッ プ数は $C_d = N \cdot q/P - N/P = (N \cdot q - N)/P$ となる.集計フェーズでは各プロ セッサは N/P 個の結果ベクトル要素を計算する.また,結果ベクトルの1要素に つき p 個の部分積和が必要であるが1個は自プロセッサが保持しているので,プ ロセッサあたり (p-1)N/Pの転送が必要となる.これを全プロセッサが並列に 行うので,通信ステップ数は $C_a = (N \cdot p - N)/P$ となる.したがって,前向き伝播1層分の通信ステップ数 C_f は, $P = p \cdot q$ の関係も用いて,以下で表される.

$$C_f = C_d + C_a = N/p + N/q - 2N/P.$$
 (4.43)

後向き伝播では,上記定式化の行と列が入れ替わるだけであり,式の形としては 同一となる.したがって,BP1サイクル1層あたりの通信ステップ数 *C*_{BP} は,

$$C_{BP} = 2\left(\frac{N}{p} + \frac{N}{q} - 2\frac{N}{P}\right) \tag{4.44}$$

となり, q = P/pの関係を用いれば,

$$C_{BP} = 2\left\{\frac{N}{p} + \frac{N}{P}\left(N\frac{p}{N} - 2\right)\right\}$$
(4.45)

となる . N/p を K_c に , N/P を M にそれぞれ対応させれば , (4.26) 式と全く同じ 議論が成り立つので , 転送ステップを最小にする行列の分割は ,

$$\frac{N}{p} = \frac{N}{q} = \frac{N}{\sqrt{P}} \tag{4.46}$$

であり、その際の通信ステップ数は、

$$C_{BPopt} = 4\left(\frac{N}{\sqrt{P}} - \frac{N}{P}\right) \tag{4.47}$$

となる.これは,(4.42)式が示す通信ステップ数の下限値に等しい.また,この行列分割は(4.36)式を満たしているので演算ステップ数も下限値に等しくなる.

以上述べたように,本方式で最適な行列の割り付け・動作を行った場合の通信ス テップ数,演算ステップ数は,ともに4.4.2節で導出した下限値に等しいことがわ かった.すなわち,本方式は,BPの最適な並列化方式であると言える.また,こ のことから,BPを最小の通信量・計算量で並列化するためのアーキテクチャ(ト ポロジ)は2次元アレイで十分であるともいうことができる.

4.5.3 従来方式との比較

従来提案されていた Suzuki らの方式 [87] は,トーラスから両端のプロセッサ間 に結合を取り去ったメッシュ結合を対象としている.この方式では,入力ベクト ルを2次元アレイの最上行より順次下方に転送して部分積和を計算し,次に部分 積和を横方向に転送して最右列のプロセッサで集計し結果を得る(次層では最右列 より入力ベクトルを転送し最下行のプロセッサで結果を得る).

プロセッサがパイプラインとして動作するため,本方式と同様に通信と演算は 並列に行われる.しかし,入力ベクトルや結果ベクトルの要素が最上行や最右列 に偏って配置されることになるため,これに起因して並列に転送できない余分な 通信ステップを生ずる.すなわち,最初の入力ベクトル要素の転送を開始して最 下行に到達するまでのステップ,及び,最左列のプロセッサが部分積和の転送を開 始してそれが最右列に到達するまでのステップが,本方式に比べて余分に必要で ある.

演算についても同様で,下列のプロセッサは最初の入力要素が到着するまで計 算を開始できず演算時間が長くなる.この余分な通信ステップは,行列のサイズ がプロセッサ数に比べて大きくなるに従い相対的に小さくなるが,文献で用いら れた例(行列サイズ 512 行 × 256 列,プロセッサ数 64 × 32)でも 10%以上の余 分な通信ステップを生ずる.これに対し,本方式の場合は,各ベクトルの配置を プロセッサにわたって均等としているので,通信・計算の負荷が常に均等となり, 通信量,演算量ともに下限値を達成できるのである.

4.6 バス結合型並列コンピュータ向けの並列化方式

本節では,バス結合型並列コンピュータを対象とした並列化方式を提案する.また,前節と同様に通信ステップ数が最小となる条件を導出し,従来のバス結合型 並列コンピュータ向け並列化方式と比較する.

4.6.1 並列化方式

2次元アレイに対すると同じく前向き伝播1層分の動作を説明するが,前節同様, 4.4.2節の考察に基づいて後向き伝播時や他の層での割り付けや動作も容易に構築 できる.また,層間や伝播方向の切替えにデータ転送が不要なのは,これも前節 同様である. 行列を N/q 行 ×N/p 列の部分行列に分割し,図 4.9 に示したように,部分行列 $\mathcal{W}_{j,i}$ をプロセッサ P_x に割り付ける.ただし,x = p(j-1) + iとする.入力ベク トルは P 分割し, P_y に対して以下の式で与えられる k 番目の部分ベクトルを割り 付ける.

$$k = \begin{cases} \{q(y-1) \mod (P-1)\} + 1 & (y \neq P) \\ P & (y=P) \end{cases}$$
(4.48)

ただし,式中の演算子 mod は左項を右項で割った余りを意味する.また,結果ベクトルも P 分割し,プロセッサ P_z 上で z 番目の部分ベクトルを集計する.

動作

配布フェーズでは,図 4.9(a) に示したように,各プロセッサが順番にそのプロ セッサの保持する入力部分ベクトル要素を放送機能を利用して転送する.必要な 入力部分ベクトルが揃ったところで,各プロセッサは割り付けられた部分行列に 対する部分積和を計算する.

集計フェーズでは必要な部分積和を1対1転送によって集め総和を計算する.Y[1]を例にとると,まず,プロセッサ P_1 は図 4.9(c)に示すように P_2 から部分積和を転送してもらって加算し,次のステップで P_3 から部分積和を転送してもらい,最終的な結果を得る.バスでは1ステップで1組の転送しかできないので,集計は逐次的に処理される.

4.6.2 通信ステップ数の最小化

上述の割り付けと動作に基づく場合の通信ステップ数を定式化し,これを最小 とする条件を導く.配布フェーズでは,入力ベクトルのすべての要素が1回ずつ 転送される.したがって,配布の通信ステップ数は $C_d = N$ となる.ただし,同 ーの列を含む部分行列が一つしかない場合,すなわち列分割 (p = P, q = 1)の場合 には,部分積和の計算に必要な入力ベクトル要素は最初からすべて揃っているの で転送の必要はない.したがって,配布のための通信ステップ数 C_d は,

$$C_d = \begin{cases} 0 & (q=1) \\ M & (q \ge 2). \end{cases}$$
(4.49)

となる.



(a) 入力ベクトル要素の配布



(b) 部分積和の計算



(c) 結果ベクトルの集計 (ステップ1)



(d) 結果ベクトルの集計 (ステップ 2)

図 4.9: バス結合向けの最適並列化

集計フェーズでは,一つの結果ベクトル要素の計算にp-1個の部分積和を他の プロセッサから転送してもらわねばならない.結果ベクトル要素はN 個あるので, 転送すべきデータ数はN(p-1)である.これらの転送はすべて逐次的に行われる ので,

$$C_a = N(p-1) \tag{4.50}$$

となる.

以上より,前向き伝播1層分の通信ステップ数 C_f は,

$$C_f = C_d + C_a = \begin{cases} N + N(p-1) & (q \ge 2) \\ N(P-1) & (q = 1) \end{cases}$$
(4.51)

となる.

後向き伝播時の通信ステップ C_b は,上式の行と列を入れ替えた式となるので, BP 1 サイクル1 層あたりの通信ステップ数 C_{BP} は以下のようになる.

$$C_{BP} = C_f + C_b = \begin{cases} Np + Nq & (q \ge 2, p \ge 2) \\ NP & (その他) \end{cases}$$
(4.52)

上式の前者の極小点は,

$$N/q = N/p = N/\sqrt{P} \tag{4.53}$$

の場合で,この際の通信ステップ数 C' は

$$C' = 2N\sqrt{P} \tag{4.54}$$

となる.結局, BP の1 サイクル1 層分の通信ステップ最小値 C_{BPopt} は,

$$C_{BPopt} = \begin{cases} 2N\sqrt{P} & (P/4 \ge 1)\\ NP & (P/4 < 1) \end{cases}$$
(4.55)

となる.プロセッサ数が4よりも大きければ,(4.55)式前者が通信ステップの最小値となる.

なお,演算ステップ数については,本分割法は(4.36)式を満たし,4.3.3節で導出した下限値に等しくなる.

4.6.3 従来方式との比較

従来の BP 並列化の研究では,バス結合型アーキテクチャに対しては重み行列を 行分割 (p = 1) する並列化方式が提案されてきた [87].この行分割は単純な連続行 列演算に対しては確かに最適な並列化方式である.単純な連続行列演算の場合の 通信ステップ数は (4.51) 式と同一になり,この式は明らかに p = 1 で最小値 N を とる.行分割では集計フェーズでの1対1通信が不要なため,通信ステップ数が最 小となるのである.ところが,BP の場合には後向き伝播において転置行列とベク トルとの積の計算がある.行分割は転置行列に対しては列分割と等価なので,後 向き伝播時には集計フェーズにおいてすべての部分積和の転送が必要となる.こ のため,BP の1サイクルを通した通信ステップ数はプロセッサ数に比例して増加 することになる.

本方式では,通信を前向き伝播と後向き伝播にバランス良く振り分け,BPの1 サイクルを通しての通信ステップ数を最小化する.そのための条件が(4.53)式で ある.これは2次元アレイでの最適化条件と同じく行列を正方の部分行列に分割 することを示している.(4.55)式からわかるように本方式では通信ステップ数はプ ロセッサ数の平方根に比例するので,プロセッサ数が多いほど,本方式は従来方 式に比べて有利となる.

4.7 まとめ

NN システムの代表的学習アルゴリズムである BP に対する並列化について論 じた.

BPを連続行列演算の特殊な場合としてとらえ,まず,連続行列演算の並列化に おける通信量と計算量とを定式化して理論的下限値を明らかにした.連続行列演 算を並列化すると,その処理は必然的に配布,部分積和,集計の3つのフェーズ から構成され,配布と集計においてデータ転送が必要となる.また,行列を正方 の部分行列に分割した場合に,通信ステップ数の下限値と演算ステップ数の下限 値が同時に達成される.

次に, BP 固有の連続行列演算の特徴を明らかにし, これら考察に基づき, BP での通信ステップ数, 演算ステップ数の下限値を導いた. BP では, 前向き伝播と 後向き伝播で重み行列が転置して利用されること, 重み行列の値は毎回変化する ことなどが特徴であり, これによって, 単純な連続行列演算に対しより多くの通 信が必要な場合がある.しかし, そのような制約にもかかわらず, 下限値に関し ては連続行列演算と同一であることが示された.また, その下限値を達成するた めに必要な行列・ベクトル要素のプロセッサ上での配置も明らかとなった. これらの考察に基づき,2次元アレイ型並列コンピュータ,バス結合型並列コン ピュータでの BP の最適並列化方式を提案した.

2次元アレイ型並列コンピュータに対する方式は,行列を正方行列に分割してプロセッサに割り付けることで通信ステップ数が最小となる.この通信ステップ数の最小値と演算ステップ数は,上記の下限値を達成しており,本方式が最適なBP 並列化方式であることを証明した.すなわち,BPの並列化においては,2次元アレイ以上に複雑なアーキテクチャ(トポロジ)は必要ないといえる.

バス結合型並列コンピュータに対しても,単純な連続行列演算の並列化方式を BPに対して適用しても良い性能が得られないことを示し,新たな並列化方式を提 案した.従来から提案されていたバス結合型アーキテクチャ向け方式である行分 割方式は単純な連続行列演算においては最適であるが,BPでは前向き伝播と後向 き伝播との移行の際に大きな通信オーバヘッドが生ずる.BPに対しては2次元ア レイに対すると同様に正方な部分行列へと分割する本方式が優れていることを証 明した.通信ステップ数は,従来方式がプロセッサ数に比例したのに対し,提案 方式はプロセッサ数の平方根オーダに抑えられることを示した.

第5章 類似概念検索の並列化

人工知能システムは人間の思考を模擬するシステムであるから,人間が話す言語 (自然言語)を理解し,それに基づいて推論を行う機能も重要となる.このための 技術は,人間からの自然言語による命令を理解して動作するヒューマノイド・イ ンタフェースに必要なことは当然であるが,それほど統合的なシステムでなくと もそれを必要とする分野は多い.

データベース検索やインターネットの WWW 検索では,膨大な数のレコードや WWW ページから,ユーザが必要とするものを的確に見つけ出す必要がある.従 来の文字列の一致に基づく検索では,多くの不要なレコードやページがヒットし てしまう.また,ユーザが与える検索条件は,自然言語に基づくものであるが,必 ずしも検索に十分な情報を含んでいるとは限らないため,必要な情報がヒットし ない場合もある.このため,自然言語で与えられたユーザの指示から,コンピュー タがユーザの意図を理解して,検索条件を適切に補完,外挿することが必要とな る[68].

推論システムに関しても,従来,知識の表現に使われるシンボルや変数は単な る記号でありその同一性のみしか意味を持たないため,プログラムが非常にわか りにくく柔軟性に欠けるものとなっていた.人間は知識を記述する際にシンボル として自然言語の単語を利用する.これは,そのシンボルがその背景とする言語 知識をも内包し,記述した以外の知識がそれによって外挿されることを暗に期待 しているのである.したがって,推論システムの構築をより容易で柔軟とするた めには,コンピュータが与えられたシンボルを自然言語として解釈して,類推[95] や事例に基づいた[28]外挿や補完を行う発想的推論(アブダクション)が必要とさ れる.

このように,自然言語が内包的に持つ知識を用いて補完や外挿を行う機構は,柔 軟な人工知能システムの実現には欠かせないものである.このためにまず必要と なるのは,自然言語の単語とそれの背景的知識の総体を「概念」としてコンピュー タに格納し,概念間の類似性を判別する機能および,類似判別に基づいて類似し た概念を検出する類似概念検索の機能である.これら機能により,類似した概念 により不足知識を補ったり,多くの概念の類似性から知識を外挿することが可能 となる.

日常的に用いられる単語を概念としてコンピュータ内に格納する研究は,電子 化辞書として多く研究されてきた.その中には,機械翻訳を主目的としており文 法知識の重点がおかれている[101]もの,文書理解や推論のために意味知識に重点 がおかれたもの[64,51]がある.このなかで後者は「概念ベース」と呼ばれ,ま さに上述したような柔軟でより人間の感覚に合う推論機構への応用に適している [62].概念ベースは,数万~数十万語の日常語に対して類似判別を行うことができ る.類似性はその語が使われる状況や文脈によって異なるという考えから,これ らを観点として表し類似度計算に影響を与えるようになっている点が特徴である.

概念ベースを,推論における補完や外挿に用いる場合,与えられた観点のもとで 与えられた概念に最も類似した概念を全概念の中から探し出す処理,すなわち類 似概念検索が多くなる.類似概念検索は推論サイクルの中に組込まれるものであ るため,これが高速に行われないと推論に著しい速度低下を招くことになる.全 概念に対して類似度を計算するという最も単純な方法は,概念数が多いことから 全く実用的ではない.また,事前に類似度を計算してテーブルとして準備してお くにも,類似度計算は引数として二つの概念と一つの観点,計3つの概念を取る ため,テーブルのサイズが現実的な大きさに収まらない.

このようなことから,概念ベースにおける類似概念検索を高速に処理する方法 が必要とされている.そこで本章では,これを並列処理により高速化する方式を提 案する.まず,類似概念判別の動作を詳細に説明するとともに考察する.つぎに, それに基づき,計算量を削減する手法とバス結合型アーキテクチャ向けの並列化方 式を提案する.更に,異なった視点から類似概念判別を定式化し,ネットワーク結 合型アーキテクチャとして自然言語処理に適した SNAP(Semantic Network Array Processor)[66] 上での並列化方式を提案する.

5.1 概念の類似判別と検索

上で述べた通り概念の意味的な類似性は,状況や文脈によって変化するため,類 (似判別システムはこの状況や文脈に応じた判別をできる必要がある.概念ベース・ システムは,状況や文脈を「観点」としてとらえ,観点を含む類似判別を行うシ ステム [51] である. 概念ベース・システムでは, さまざまな観点における二つの 概念の類似性を判別することができる.大規模な日常語の意味定義データベース (概念ベース)を持ち, 概念ベース中の任意の二つの概念の組と観点とに対して類 似度を計算する.

類似概念検索は,一つの概念と観点が与えられた際に,与えられた観点のもと で与えられた概念と最も類似する概念を見つけ出すことを指す.発想的推論では, 適切なルールが見つからない場合に,類似したルールを代替して利用する.データ ベースの検索インタフェースでは検索語に完全一致するデータがない場合に,類 似する検索語を代替して再度検索を行う.このように,柔軟な人工知能システム を目指すとき,概念ベースが持つ観点に基づく類似判別機能と類似概念検索機能 は非常に重要な位置を占める.以下では,観点に基づく類似判別のアルゴリズム と類似概念検索の基本方式について述べる.

5.1.1 観点に基づく類似判別

概念「馬」と類似する概念を考える「動物」に関する文脈で語られている時,す なわち「動物」を観点とした時は「自動車」よりも「豚」の方が「馬」により類 似ていると思える.一方,観点として「乗物」を考えると「自動車」の方がより 類似しているといえる.概念ベース・システムでは,このような観点により変化 する類似性を計算により判別する.

観点に基づく類似判別はより形式的には以下のように定義される.

観点に基づく類似判別

キーとなる概念 W_k , 観点となる概念 W_v , そして二つの候補概念 W_a , W_b が 与えられた場合に, 観点 W_v のもとで, どちらの候補概念がキー概念 W_k に より類似しているかを判別する.

この判別ができれば,多数の候補概念がある場合にこれらに対する類似性の半 順序関係を決定できる.したがって,最も類似した概念(最類似概念と呼ぶ)を決 定すること,すなわち類似概念検索も可能となる.

与えられた観点のもとでの概念間の類似度を定義できれば,候補概念それぞれ に対しこの定義に基づいた類似度を計算し,それらを比較することで類似判別を 行うことができる.続く節では,概念を表現して格納する概念ベースの構成と,そ れに対する類似度計算について述べる.

5.1.2 概念ベース

概念ベース・システムは,日常語に対する概念を知識として格納し概念ベース を持っている.日常語を対象としているため,少なくとも格納される単語数は数 万~数十万語となる.このように大規模となるため,このシステムでは概念ベー スを自動構築する.これほど大規模になると,時間と稼働をかけて手作業で構築 しても完全なものにするのは困難である.いずれにしろ誤りや欠落を含むのであ れば,格納された情報の不正確さを許容する類似判別アルゴリズムを考案するこ とで,概念ベースの構築を容易化しようというアプローチである.

概念ベースに格納される情報は,機械可読な国語辞典の語義文やコーパスより機 械的に抽出され,概念は属性名-重みペアの集合によって表現される[50,90].国語 辞典からの構築では,まず対象とする概念の語義文を形態素解析する.次に,個々 の形態素に対し,その語が所属するカテゴリを検索し,そのカテゴリのカウント を1増加させる.カテゴリは機械可読な語彙体系辞書[37]から抽出し,形態素の カテゴリへの所属もそれを利用して判別する.

カテゴリが全部で N 種類あるとし,個々のカテゴリにユニークな番号 1...Mをふる.また,概念 W_i でのカテゴリ m に対するカウント値を $c_i[m]$ とする.概念 W_i は以下のようなベクトルで表現される.

$$W_i = (q_i[1], \dots, q_i[m], \dots, q_i[M])$$
(5.1)

ただし、ここで、

$$q_i[m] = \frac{c_i[m]}{\sqrt{\sum_{m=1}^{M} c_i[m]^2}}$$
(5.2)

である.これはすなわち,カテゴリが張る直交空間において,各軸の成分がカウント値に比例し長さが1であるようなベクトルとして概念を表していることになる.

実際のシステムではカテゴリの種類は約3000である.これに対し,各概念にお いてカウント値が0でないカテゴリは数十~100程度であるため,(5.1)式はほと んどの要素が0の非常にスパースなベクトルとなる.そこで,重みが0でないカテ ゴリ名(これをこの概念に対する属性名と呼ぶ)のみを用い,概念*W_i*を以下のよ うな属性名-重みペアの集合で表現すれば,よりコンパクトに表すことができる.

$$W_i = \{ (p_i[1], q_i[p_i[1]]), \dots, (p_i[n], q_i[p_i[n]]), \dots, (p_i[N_i], q_i[p_i[N_i]]) \}$$
(5.3)

ただし,ここで, $p_i[n]$ は重みが0 でないn 番目のカテゴリ(すなわちn 番目の属性)の番号である.また, N_i はこの概念 W_i のおいて重みが0 でないカテゴリの数である. $p_i[n]$ のリストを P_i とも表記することにする.すなわち,

$$P_i = (p_i[1], \dots, p_i[n], \dots, p_i[N_i])$$
(5.4)

と書く.

5.1.3 類似度計算アルゴリズム

(5.4) 式で表現された概念ベースに対し, 観点 W_v と二つの概念 W_i , W_j が与え られた時に, その類似度を以下の3ステップのアルゴリズムによって計算する.

観点による変調

観点を類似度に影響させるため,概念が持つそれぞれの属性を観点が持つ対応する属性により強調する.具体的には観点 W_v と概念 W_i との両者が持つ属性に対し, W_i での重みをC倍する.ここで,C(> 1)は変調度と呼ばれ,観点の類似度への影響を制御するパラメータである.概念 W_i を観点 W_v によって変調したものを $W'_{i(v)}$ と表す.

 $W'_{i(v)}$ はベクトル表記では,

$$W'_{i(v)} = (q'_{i(v)}[1], \dots, q'_{i(v)}[m], \dots, q'_{i(v)}[M]),$$

$$q'_{i(v)}[m] = \begin{cases} C \cdot q_i[m] & (q_v[m] > 0) \\ q_i[m] & (q_v[m] = 0) \end{cases}$$
(5.5)

と書け,属性名-重みペアによる表記では,

$$W'_{i(v)} = \{(p_i[1], q'_{i(v)}[p_i[1]]), \dots, (p_i[n], q'_{i(v)}[p_i[n]]), \dots, (p_i[N_i], q'_{i(v)}[p_i[N_i]])\},$$

$$q'_{i(v)}[k] = \begin{cases} C \cdot q_i[k] & (k, q_v[k]) \in W_v \\ q_i[k] & \textbf{Enuly} \end{cases}$$
(5.6)

となる.

重みの正規化

上で述べたように,概念はカテゴリが張る空間での長さ1のベクトルと考え ることができる.観点により変調すると,観点と概念とが共通して持つカテ ゴリの重みが C 倍されるため,長さが1より大きくなってしまう.これを,

$$W_{i(v)} = (q_{i(v)}[1], \dots, q_{i(v)}[m], \dots, q_{i(v)}[M]),$$

$$q_{i(v)}[m] = \frac{q'_{i(v)}[m]}{\sqrt{\sum_{k=1}^{M} q'_{i(v)}[m]^2}}$$
(5.7)

また,属性名-重みペアによる表記は以下のようになる.

$$W_{i(v)} = \{(p_{i}[1], q_{i(v)}[p_{i}[1]]), \dots, (p_{i}[n], q_{i(v)}[p_{i}[n]]), \dots, (p_{i}[N_{i}], q_{i(v)}[p_{i}[N_{i}]])\},\$$

$$q_{i(v)}[k] = \frac{q'_{i(v)}[k]}{\sqrt{\sum_{n=1}^{N} q'_{i(v)}[k]^{2}}}$$
(5.8)

類似度の計算

類似度 $S_v(i, j)$ は二つの概念の上述のように観点で変調し正規化したもの $W_{i(v)}$ and $W_{j(v)}$ の内積から計算される. すなわち, ベクトル表記では,

$$S_{v}(i,j) = \sum_{m=1}^{M} q_{i(v)}[m] \cdot q_{j(v)}[m]$$
(5.9)

であり,属性名-重みペア表記では,

$$S_{v}(i,j) = \sum_{p \in P_{i} \cap P_{j}} q_{i(v)}[p] \cdot q_{j(v)}[p]$$
(5.10)

となる.

上述の類似度計算の手順から観点による変調のステップを除いて計算した類似度を,二つの概念の不偏類似度と呼び S₀(*i*, *j*) で表す.すなわち,

$$S_0 = \sum_{m=1}^{M} q_i[m] \cdot q_j[m]$$
 (5.11)

であり,また,

$$S_0(i,j) = \sum_{p \in P_i \cap P_j} q_i[p] \cdot q_j[p]$$
(5.12)

とも書ける.

5.1.4 類似概念検索の基本的方式

類似概念検索は,与えられた概念に対し与えられた観点の元で最も類似度の大 きい概念を探し出すことである.類似概念検索の最も単純で自明な方法は,シス テム中に含まれているすべての概念に対して類似度を計算して,これらを比較し てやることである.

この方法では,検索時間は概念ベースに含まれる概念数に比例する.1組の概 念に対する類似度計算が1ミリ秒かかるとし,概念ベースが4万語の概念を持っ ていれば,1回の類似概念検索に40秒かかることになる.当然ながら,あらゆる 概念の組とあらゆる観点に対して事前に類似度を計算してテーブルに格納してお けば,単純にテーブル上の類似度から最大値を見つけ出すだけで類似概念検索が 実現できる.しかし,このときのテーブルに含まれる要素は,40,000³,すなわち 64×10^{12} となりサイズ的にも現実的ではないし,テーブルを生成するための計算 時間も非現実的である.

5.2 バス結合型並列コンピュータによる類似概念検索の 高速化

本節では,類似概念検索の計算量を大幅に削減する手法と,それのバス結合型 並列コンピュータによる並列化方式を提案する.

計算量削減手法は,任意の概念の組に対し観点が仮にどのようなものであって も類似度が越えることのない値,すなわち上界,があらかじめ計算できることに 着目し,それを利用して探索空間を絞り込むもので,UB-FSR(upper-bound-based fast similitude retrieval)方式と名付けた.概念ベースには非常に多数の概念が含 まれているが,検索語として与えられた概念に対して,ほとんどの概念は非常に 小さな類似度しか持たない.これら小さな類似度しか持たない概念をあらかじめ 選別できれば,これらに対する類似度計算を省略することができ,それにより探 索空間を大幅に縮小できる.

UB-FSR によって大幅に探索空間が削減され,基本方式に比べて数千倍もの速度向上が得られるが,さらにこれを高速化するためにバス結合型並列コンピュータによる並列化方式を提案する.

類似度は,二つ概念 W_i , W_j を固定しても,観点 W_v を変えることによって変化する.しかしながら,その変化の範囲は無制限ではなく, W_i と W_j とにより何らかの制限を受けるはずである.

そこで,類似度の計算について考察を深め,二つの概念に対しどのような観点 が与えられても越えることがない類似度,すなわち類似度の上界を導く.

まず, αを以下のように定義する.

$$\alpha = C^2 - 1, \tag{5.13}$$

また, *R*(*i*, *j*) を以下のように定義する.

$$R_v(i,j) = \frac{\sum\limits_{r \in P_i \cap P_j \cap P_v} q_i[r] \cdot q_j[r]}{\sum\limits_{s \in P_i \cap P_j} q_i[s] \cdot q_j[s]}$$
(5.14)

すなわち, $R_v(i,j)$ は,二つの概念 W_i , W_j についての観点 W_v に含まれる属性の みに対する内積を,二つ概念の内積で除した値である.更に,概念 W_i の観点 W_v による変調後のベクトル長を $L_{i(v)}$ と定義する.すなわち,

$$L_{i(v)}^{2} = \sum_{t \in P_{i}} q_{i}[t]^{2} + \sum_{u \in P_{i} \cap P_{v}} \left(C^{2} - 1\right) q_{i}[u]^{2}$$

$$= \sum_{t \in P_{i}} q_{i}[t]^{2} + \alpha \sum_{u \in P_{i} \cap P_{v}} q_{i}[u]^{2}$$

$$= \left(\sum_{t \in P_{i}} \frac{q_{i}[u]^{2}}{\sum_{t \in P_{i}} q_{i}[t]^{2}}\right) \sum_{t \in P_{i}} q_{i}[t]^{2}$$

$$= 1 + \alpha R_{v}(i, i)$$
(5.15)

である.

これらの定義を用いて, 観点 W_v の元での概念 W_i と W_j との類似度の計算式を

書き直すと,

$$S_{v}(i,j) = \sum_{p \in P_{i} \cap P_{j}} q_{i(v)}[p] \cdot q_{j(v)}[p]$$

$$= \sum_{p \in P_{i} \cap P_{j}} \frac{q_{i}[p]}{L_{i(v)}} \cdot \frac{q_{j}[p]}{L_{j(v)}} + \sum_{p \in P_{i} \cap P_{j} \cap P_{v}} \left(C^{2} - 1\right) \frac{q_{i}[p]}{L_{i(v)}} \cdot \frac{q_{j}[p]}{L_{j(v)}}$$

$$= \frac{1}{L_{i(v)}L_{j(v)}} \cdot \left(\sum_{r \in P_{i} \cap P_{j}} q_{i}[r] \cdot q_{j}[r] + \alpha \sum_{s \in P_{i} \cap P_{j} \cap P_{v}} q_{i}[s] \cdot q_{j}[s]\right)$$

$$= \frac{\sum_{r \in P_{i} \cap P_{j}} q_{i}[r] \cdot q_{j}[r]}{L_{i(v)}L_{j(v)}} \cdot \left(1 + \alpha \frac{\sum_{s \in P_{i} \cap P_{j} \cap P_{v}} q_{i}[s] \cdot q_{j}[s]}{\sum_{r \in P_{i} \cap P_{j}} q_{i}[r] \cdot q_{j}[r]}\right)$$

$$= S_{0}(i, j) \frac{1 + \alpha R_{v}(i, j)}{\sqrt{1 + \alpha R_{v}(i, i)}\sqrt{1 + \alpha R_{v}(j, j)}}$$
(5.16)

となる. $S_0(i, j)$ は概念 $W_i \ge W_j \ge \pi_k$ の特性から,以下のことがいえる.

$$\sum_{r \in P_i} q_i[r]^2 \sum_{s \in P_j} q_j[s]^2 \ge \left(\sum_{t \in P_i \cap P_j} q_i[t] \cdot q_j[t]\right)^2,$$
(5.17)

そして,これより以下が導かれる.

$$Rv(j,j) \ge \frac{R_v(i,j)^2 S_0(i,j)^2}{R_v(i,i)^2}.$$
 (5.18)

したがって,類似度について以下のように書くことができる.

$$S_{v}(i,j)^{2} \leq \frac{(1+\alpha R_{v}(i,j))^{2} S_{0}(i,j)^{2}}{(1+\alpha R_{v}(i,i)) \left(1+\alpha \frac{R_{v}(i,j)^{2} S_{0}(i,j)^{2}}{R_{v}(i,i)^{2}}\right)}$$
(5.19)

上式の右辺を $R_v(i,j)$ 及び $R_v(i,i)$ で微分して,極大値をみつければ,それが概 念 $W_i \ge W_j$ の類似度の上界となる.すなわち,概念 $W_i \ge W_j$ に対して,どのような観点を持って来ても,類似度が越えることのない値である.これは,次式のようになる.

$$U(i, j, C) = S_0(i, j) \frac{1 + \alpha}{1 + \alpha S_0(i, j)}$$

= $S_0(i, j) \frac{1 + (C^2 - 1)}{1 + (C^2 - 1)S_0(i, j)}$ (5.20)

また,この式から,

$$S_0(i,j) \le S_0(i,k) \to U(i,j,C) \le U(i,k,C)$$
 (5.21)

ということが言える.すなわち,上界は不偏類似度に対して単調である.

5.2.2 探索空間削減する類似概念検索アルゴリズム

上記の考察から,観点が異なることによる類似度の変化範囲は,不偏類似度か ら計算できることがわかる.もちろん,類似度そのものは依然として観点が与え られるまでは計算できない.

どのような観点が与えられても類似度がその値を越えることがないという上界 値は,(5.20)式を見ればわかるように不偏類似度と変調度だけから計算される.こ のため,概念ベースが生成された際にすべての概念の組に対しあらかじめ計算し ておくことが可能である.これを利用して,類似概念検索での探索空間を大幅に 削減するアルゴリズムが UB-FSR である.

キーとなる概念 W_i と観点 W_v が与えられ,概念ベース中のすべての概念から類 似度 $S_v(i, J)$ を最も大きくする概念 W_J を検索することを考える.本アルゴリズム では,概念ベース生成時にあらかじめあらゆる概念 W_j に対する不偏類似度 $S_0(i, j)$ を計算し,不偏類似度の降順にソートして並べたリストを作っておく.このリス トを以下のように書くことにする.

 $T_{i} = \left((j_{i}[1], S_{0}(i, j_{i}[1])), \dots, (j_{l}(i)[k], S_{0}(i, j+i[k])), \dots, (j_{i}[K], S_{0}(i, j_{i}[K])) \right).$ (5.22)

つまり, k 番目に大きな不偏類似度を持つ概念 $W_{j_i[k]}$ であり, その概念と概念 W_i との不偏類似度が $S_0(i, j + i[k])$ である, また, ここで K は概念ベースに含まれる 概念数である.

UB-FSR での検索手順は以下の通りである.

- 1. 最大類似度を保持するための変数 *S*_{max} を 0 に , 最大類似度を持つ概念を保持 するための変数 *W*_{max} の空に初期化し , 更にインデックス変数 *k* に 1 をセット する .
- 2. 概念 $W_{j_i[k]}$ とその概念に対する不偏類似度 $S_0(i, j_i[k])$ をリストから取出す.
- 3. $S_0(i, j_i[k])$ と変調度 C とから上界値 $U(i, j_i[k], C)$ を計算する.
- 4. もし,上界値 $U(i, j_i[k], C)$ がその時点での最大類似度 S_{\max} より小さければ, 検索を終了し, W_{\max} を最大の類似度を持つ概念として出力する.そうでなけ れば次へ進む.
- 5. 観点 W_v のもとでの概念 W_i と $W_{i_i[k]}$ との類似度 S を計算する.
- 6. もし, S がその時点での最大類似度 S_{\max} より大きければ, S を S_{\max} に上書き し, $W_{j_i[K]}$ を W_{\max} に格納する.

7. k をインクリメントしてステップ2へ戻る.

本手順の実行の様子を図 5.1 に示す.

まず,キー概念 W_i に対して不偏類似度が最も大きい概念 $W_{j_i[1]}$ が取出され,観 点 W_v のもとで類似度が計算される.図では,観点を与えたことによって類似度が 小さくなっている.それでも,まだ候補として1個しか概念を取出していないの だから,この時点では,この概念が最大類似度を与えるものとなっている.すな わち, $S_{\max} = S_v(i, j_i[1])$ であり, $W_{\max} = W_{j_i[1]}$ である.

次に,2番目に不偏類似度が大きい概念 $W_{j_i[2]}$ がとりだされる.この概念に対する上界値 $U(i, j_i[2], C)$ はその時点での S_{\max} より大きいため,観点を与えるとこちらの方が大きな類似度を得られる可能性がある.このため,実際に観点を与えて類似度 $S_v(i, j_i[2])$ を計算する.この計算により $W_{j_i[2]}$ の方がより大きな類似度をもつことがわかった.そこで, $S_{\max} = S_v(i, j_i[2])$, $W_{\max} = W_{j_i[2]}$ とする.

次に3番目に不偏類似度が大きい概念 $W_{j_i[3]}$ を取出す.これに対する上界をその時点での最大類似度と比較すると $U(i, j_i[3], C) < S_{\max}$ となっており上界の方が小さい.これはすなわち,概念 W_i と概念 $W_{j_i[3]}$ との類似度はどのような観点が与えられても現在の最大類似度 S_{\max} を越えることがあり得ないことを示している.したがって,これに対する類似度を計算するまでもなく, $W_{j_i[2]}$ の方が大きな類似度を持つという判断を下すことができる.さらに,(5.21)式が示すように上界は不偏



- k:不偏類似度リストのインデックス
- S:類似度

○:不偏類似度
 丁:類似度の上界

図 5.1: 探索空間の絞り込み

: 観点のもとでの類似度

類似度に対して単調なため、4番目以降の概念もその上界が現在の最大類似度を越えることはない.このことから、 $W_{\max} = W_{j_i[2]}$ は、厳密に観点 W_v のもとでキー概念 W_i に対し最大類似度を与える概念であると言える.すなわち、探索をここで打ち切っても、厳密な類似概念検索の結果が得られる.

以上のように,基本的なアルゴリズムでは*K*個(現実の概念ベースでは数万~数十万個)の概念に対する類似度計算が必要なところを,本アルゴリズムを用いた場合,この例では2個の概念に対する計算だけで済んでいる.

不偏類似度のリストは,概念ベースに含まれる個々の概念に対して一つずつ存 在し,その要素数は K 個である.したがって,K² に比例した記憶容量を必要と する.また,このリストを作成するために概念ベース生成時に K² 回の不偏類似 度計算が必要となる.もしも本方式によらず,単純にすべての概念間の類似度を すべての観点に対しあらかじめ計算してリストとして格納しておくとするならば, K³ 回の観点に基づく類似度計算と K³ に比例する記憶領域が必要となる.概念数 K は非常に大きいため,K³ に比例する記憶領域の確保と事前計算は非現実的で ある.

5.2.3 バス結合型並列コンピュータ向け並列化方式

上記のアルゴリズムにより類似概念検索は飛躍的に高速化されるが,並列化す ることにより更に1桁以上の速度向上を目指す.ここでは,3章で述べたバス結合 型並列コンピュータ Presto を用いて,UB-FSR を並列処理する方式を提案する. 本方式は,この並列コンピュータのバスが持つ放送機能(3.3.3節参照),同期機能 (3.3.3節参照)を巧妙に利用することで,通信オーバヘッド,処理量の増加そして プロセッサ間での処理量ばらつきを小さく抑えている.

概念の割り付け

本方式では,概念をプロセッサに均等に割り付ける.概念ベースに K 個の概念 があり,プロセッサ数が P ならば,各プロセッサには K/P 個の概念が割り付けら れることになる.また,同時に各プロセッサは,個々の概念についての不偏類似度 リストのうち,自プロセッサに割り付けられた概念に対する部分のリストを持つ. すなわち,リストそのものは全プロセッサが全概念分の個数を持つが,それぞれ のリストの要素はそのプロセッサに割り付けられた概念のみに限る.したがって 個々のプロセッサが要素数はK/P 個のリストをK 個持つことになる.

図 5.2 に P = 3の場合の割り付け例を示す.図において (a) は概念の割り付け例 である.概念 W_i があったとき, $p = ((i-1) \mod P) + 1$ となるプロセッサ P_p に 割り付ける.(b) は不偏類似度リストの割り付けであり,完全な不偏類似度リスト のうち自プロセッサが保有する概念に関するもののみを持つ.

動作

本並列化方式の動作原理は,上記のようしてに割り付けた概念ベースに対し,そ れぞれのプロセッサが独立にUB-FSRによって最類似概念を検索し,個々のプロ セッサでの検索結果を比較して最終的な最類似概念を決定する.これは,3章で述 べた PS 並列化におけるローカル競合解消とグローバル競合解消に類似している. ただし,単純に各プロセッサでのローカルな類似概念検索の完了を待つような動 作では,最も検索に時間のかかったプロセッサによって検索時間が支配されてし まう.そのプロセッサは,ある時点ではすでに最類似概念とはなり得ない概念を 対象として検索をしているかも知れないにもかかわらずである.

そこで本方式では,ローカルな類似概念検索が完了したプロセッサがその情報を 放送することにより,他のプロセッサが検索の打ち切りを判断できるようにしてい る.また,PSの競合解消フェーズ並列化と同様に,ローカルでの検索処理と,プ ロセッサ間での結果を比較処理とをオーバラップさせることで,すべてのプロセッ サでのローカル検索が完了した瞬間に最終的な結果が得られるようにしている.

本方式での各プロセッサ (ここでは P_p とする)の具体的な動作は以下のように する.

- 1. 自プロセッサに割り付けられた概念に対して UB-FSR による類似概念探索を 行う. ある時点においてプロセッサ P_p で見つかっている最大類似度を $S_{\max}[p]$, 次に不偏類似度リストから取出す概念の上界を U[p] と書くことにする.
- プロセッサは,自プロセッサ内でのローカルな最類似概念を発見できたら,その概念と類似度をそれをバスの放送機能を利用して全プロセッサに通知し,同期フラグを放送して同期待ちに状態に入る.このプロセッサをここでは P_q とする.
- 3. P_aの最類似概念を受信した他のプロセッサ P_bは,以下のように動作する.
- (a) 自プロセッサでの現時点での最大類似度が受信された最大類似度より大き



(b)不偏類似度リストの割付け

図 5.2: バス結合型並列コンピュータ向け類似概念検索方式の概念割り付け

い場合,すなわち $S_{\max}[p] > S_{\max}[q]$ の場合 \rightarrow そのまま検索を継続.

- $(b) \ S_{\max}[p] \leq S_{\max}[q]$ で,かつ, $U[p] \geq S_{\max}[q]$ の場合 ightarrowそのまま検索を継続.
- (c) $S_{\max}[p] \leq S_{\max}[q]$ で,かつ, $U[p] < S_{\max}[q]$ の場合 → プロセッサ P_p に割り 付けられた概念の中に最類似概念は存在しないことが明らかなので,検索 を中止し同期フラグを送信して同期待ちに入る.この際に,最類似概念を 保持する変数 $\mathcal{W}_{\max}[p]$ に $W_{\max}[q]$ を,最大類似度を保持する変数 $\mathcal{S}_{\max}[p]$ に $S_{\max}[q]$ をそれぞれ格納する.
- 4. 同期待ちに入ったプロセッサも,常に他のプロセッサ (ここではプロセッサ P_r とする)からの最類似概念を受信し,自プロセッサが保持する最大類似度 $S_{\max}[p]$ との比較を行う.もしも,受信した最類似概念の類似度 $S_{\max}[r]$ の方 が大きければ, $\mathcal{W}_{\max}[p]$ に $W_{\max}[r]$ を, $S_{\max}[p]$ に $S_{\max}[r]$ をそれぞれ格納する.
- 5. すべてのプロセッサが同期待ち状態に入った時点で,プロセッサ上の変数 $\mathcal{W}_{\max}[p]$ および $\mathcal{S}_{\max}[p]$ に最類似概念と最大類似度が得られる.これらは,すべてのプ ロセッサ上で同じ値が得られる.

ローカルで得られた類似概念検索結果の送信には 3.3.3 節で述べた放送機能を, プロセッサ間の同期には 3.3.3 節で述べた同期機能をそれぞれ利用することにより, ほとんどオーバヘッドなしに実現できる.

5.2.4 解析的性能評価

ここでは,本高速検索方式の性能を評価する.まず,速度向上を推定する計算 式を解析的に導出し,これによりさまざまなパラメータに対する性能評価を可能 とする.つぎに,本解析評価が実際と合うことを確認するために,小規模な実験 を行う.解析評価での速度推定式は,まず逐次処理の場合に対し求め,それに基 づき並列化時の推定式を導出する.

本並列化方式は,原理的に通信オーバヘッドや処理量ばらつきがほとんどない ため,速度向上に影響する可能性があるのは,概念ベースを各プロセッサに分割 したことによる規模の変化である.しかし,逐次処理での導出過程において,速 度向上度の規模への依存がないことが明らかにされる.このため,解析評価の妥 当性確認のための実験評価は,逐次処理のみを対象とする.

高速検索方式の性能指標である,基本方式に対する高速化の度合い,すなわち 速度向上度を定義する.逐次処理での速度向上度Vおよび並列処理時の速度向上
V'(P) は以下のように書ける.

$$V = \frac{M}{M_X} \tag{5.23}$$

$$V'(P) = \frac{M}{M'_X(P)} \tag{5.24}$$

ここで,Mは概念ベースに含まれる概念数, M_X は逐次処理において最大類似度の概念を決定するために類似度を計算する概念数の平均値であり, $M'_X(P)$ は並列処理時のそれを指す.また,Pはプロセッサの数である.

(5.23) 式において, M は概念ベースの規模として容易に与えられるため, M_X や $M'_X(P)$ を導出できれば速度向上度が求まる.まず,0 でない重みを持つ属性は ランダムに発生すると近似する.この近似により不偏類似度の確率分布を推定す ることができる.確率分布がわかれば,ある不偏類似度を持つ概念の確率密度も 計算することができる.そして,この確率密度から M_X を導き,逐次処理での速 度向上度 V を計算する.

不偏類似度の確率分布

二つの概念の間の不偏類似度は,両概念ともに重みが0でない属性の数に依存する.言い換えれば,概念において重みが0でない属性がランダムに生起 するとして,二つの概念で同一の属性が同時に生起する確率に依存するとと らえることもできる.このことから,不偏類似度の確率分布は指数分布に従 うことになる.不偏類似度が*S_a*から*S_b*の間におちる概念の数は,以下で計 算される.

$$F_M(S_a, S_b) = M \int_{S_a}^{S_b} \frac{1}{\lambda} e^{-\frac{1}{\lambda}x} dx, \qquad (5.25)$$

ここで,λは不偏類似度の期待値であり,実際の概念ベースからの測定によ れば0.05 程度である.

類似度を計算すべき概念の数 (M_X)

最大類似度を S_x とする.本類似検索方式では,不偏類似度が大きい概念から順に,その上界値及び与えられた観点の元での類似度を順次計算してゆき, 上界値が S_x より小さくなった場合に検索を完了する.このことから,検索 が完了するまでに計算が行われる概念は,上界値が S_x より大きい概念のみ である. (5.20) 式から,ある上界値 U を与える不偏類似度 $S_0(U)$ は以下の式 により計算できる.

$$S_0'(U) = \frac{U}{1 + (1 - U)(C^2 - 1)}.$$
(5.26)

上述の通り,上界値が S_x より小さくなるまで検索が行われることから,検索対象となる概念が持つ不偏類似度 $S_0(w)$ に対して, $1 \le S_0(w) \le S'_0(S_x)$ が成り立つ.この範囲の不偏類似度を持つ概念の個数がそのまま検索対象の概念数 M_x である.これは実は S_x の関数となり,(5.25)式および(5.26)式を用いて,

$$M_X(S_x) = F_M(S'_0(S_x), 1) = M \int_{S'_0(S_x)}^1 \frac{1}{\lambda} e^{-\frac{1}{\lambda}x} dx$$
(5.27)

となる.

速度向上度 V

上述の議論から,速度向上度 V は以下の式で計算できる.

$$V = \frac{M}{M_X(S_x)}$$
$$= \frac{M}{M \int_{S'_0(S_x)}^1 \frac{1}{\lambda} e^{-\frac{1}{\lambda}x} dx}$$
$$= \frac{1}{\int_{S'_0(S_x)}^1 \frac{1}{\lambda} e^{-\frac{1}{\lambda}x} dx}$$
(5.28)

速度向上度は,最大類似度 S_x と変調度 C との関数になっている.また,概念数 M には依存しないことがわかる.実際には,導出に用いた近似が成り立つ程度に は大きな概念数が必要であるが,概念ベースの規模 M には直接は依存しない.

並列処理の場合,プロセッサに割り付けられる概念数は *M/P* となるが,上述のように速度向上度が概念ベースの規模に依存しないことから,プロセッサ内での速度向上度は (5.28) 式と同一となる.すなわち,

$$\frac{\frac{M}{P}}{M'_{x}(p)} = \frac{1}{\int_{S'_{0}(S_{x})}^{1} \frac{1}{\lambda} e^{-\frac{1}{\lambda}x} dx}$$
(5.29)

であり、これより、

$$\frac{M}{M'_x(p)} = \frac{P}{\int_{S'_0(S_x)}^1 \frac{1}{\lambda} e^{-\frac{1}{\lambda}x} dx}$$

$$V'(P) = V \cdot P$$
(5.30)

となる.これは,本並列化方式では,プロセッサ台数に比例した速度向上度が得られることを示している.実際には,上でも述べたように,プロセッサに割り付けら

れる概念の数が推定式導出のための仮定が成り立つ程度には多くなければならな い.また,バスによりデータ転送や同期についてのオーバヘッドを無視できるプ ロセッサ数にも限度があり数台~10数台が実用的な範囲である.以上より,逐次 処理に対する高速化に加えて,さらに10数倍程度の高速化が本並列化方式によっ て達成できると言える.

上記の推定式を用いて変調度 C が 1.2 から 5 までの範囲に対する速度向上度を 推定した.その結果を図 5.3 に示す.図からわかるように,本方式では $S_x > 0.8$ で C < 3 の範囲において 1000 倍以上の速度向上が得られる.最類似概念は,類似概 念の中でも最も大きな類似度を持つ概念であるため,一般的には 0.8 以上といった かなり大きな類似度を持つことになる.加えて,実際の概念ベースシステムを用 いた実験から,適切な変調度は 1.5 から 2.5 程度であることがわかっている.以上 より,本方式は実用的な類似度と変調度の範囲において非常に良好な速度向上を 達成できると言える.

5.2.5 実験評価

解析評価の妥当性を検証するために,実際の概念ベースを使って実験を行った. 実験に用いた概念ベースは日常的に用いられる約4万の概念を持つ.実験システムは,与えられた概念と観点に対し,概念ベースのなかでもっとも大きな類似度を打つ概念とその類似度をUB-FSR方式により検索して結果を提示するものであ



図 5.3: UB-FSR の速度向上度推定値

る.速度向上度は,概念ベースに含まれる概念数を検索に際して類似度を実際に 計算した概念の数で除したものとして計算した.

実験では,概念ベースから 50 個の概念と観点とをそれぞれ無作為に選び,これ らを用いて類似概念検索を試行した.図 5.4 に実験結果を示す.個々の試行におけ る類似概念の類似度と速度向上度とを点として表している.前節で計算した速度 向上度の推定値を実線で表している.図からわかるように,ほとんどの試行にお いて 1000 倍以上の速度向上が得られている.並列処理すれば 10000 倍程度の速度 向上が期待できる.

5.3 SNAPによる類似概念検索の並列化

本節では,より一般的な直接網で結合された並列コンピュータ上で類似概念検 索を並列処理する手法について論じる.もちろん 5.2 節のおいてバス結合型並列コ ンピュータ向けとして提案した方法をこれに適用することも可能であるが,ここ では,より一般的な結合網に適した概念ベース格納法と処理方法を提案する.

概念を表現し処理することを目的として,古くから意味ネット[13,8,32]が提案 されている.意味ネットでは,概念をノードをリンクによって結んだネットワーク として表現し,リンクにマーカを伝播させることにより処理を行う.また,マー カ伝播を高速処理するために,これに特化した一般直接網結合の高並列アーキテ クチャとして Semantic Network Array Processor(SNAP)が提案されている[66].



図 5.4: 実験結果

概念ベースを意味ネットとして表現し,類似概念検索を SNAP によって高速処 理する方式を提案する.概念ベースでは,5.1.2節で述べたように,概念をそれに 対する定義語及びその語彙体系上での包含によって表す.また,それらの定義語間 の関係および包含関係に基づいて類似判別が行われる.このことから,概念,定 義語,語彙体系上のカテゴリをノードに対応させ,それらの関係をリンクに対応 させることにより,概念ベースを意味ネットとして表現することができる.また, この意味ネット上でマーカを伝播させることによって,概念や定義語の間の関係, それぞれの包含関係に関する情報を収集することができ,この情報に基づいて類 似判別を行うことができる.

以降では,まずマーカ伝播モデルとSNAP について概説し,次にこれを用いた 類似概念検索方式を提案する.また,実際の概念を用いてシミュレータにより類 似計算を行い動作を確認する.

5.3.1 マーカ伝播モデルとSNAP アーキテクチャ

SNAP は米国南メソジスト大学の Moldovan が提唱する意味ネット向け高並列 コンピュータである [66] . スケーラブルなアレイ・プロセッサにより, 意味ネット で表された知識ベースとマーカ伝播とにより検索, 推論などを高速処理すること を目指している.知識や概念は意味ネットの形式で表現され, SNAP のアレイ上 に分散して格納される.

SNAP での推論は、この分散格納された意味ネット上にマーカを伝播させるこ とにより行われる.マーカは並列に独立して伝播できるため、問題を適切な意味 ネット上のマーカ伝播として定式化してやれば、問題が本質的に持つ並列性を最 大限に引き出すことができる.SIMD型のSNAP-1,MIMD型のSNAP-2が開発 されている.アプリケーションとして、自然言語処理システム、認識処理システ ムなどが研究されている.

5.3.2 概念ベースの意味ネット表現

5.1.2 節で述べたように,概念ベースにおける概念は属性名(定義語の属するカ テゴリ)-重みペアの集合として表現されている.概念と属性名とをノードとし,こ の間を "Defining_Feature" リンクで結んで重みを付与すれば,概念ベースを意味 ネットとして表現できる.意味ネットでは,概念間に2段以上のリンクをはさん



図 5.5: 概念ベースの意味ネットによる表現

だ間接的な関連があるかどうかが容易に判別でき,直接の定義関係のみが明確で あった従来の概念ベースに比較して見通しの良いものとなっている.また,類似判 別には直接関連しないが,語彙体系上の関係等も,同時にこの意味ネット上に射 影すれば,推論や意味理解にもひとつの意味ネットを活用することが可能となる. 図 5.5 に本表現手法の例を示す.なお,図ではDefining_Feature リンクを "DF"と 表記している.

5.3.3 類似判別方式

類似度計算のアルゴリズムである (5.5) ~ (5.10) 式について再び考える. 観点に よる変調では, 観点が持つものと同一の属性に対して, その重みを定数倍する. 続 いて, 正規化では,単位ベクトルとなるように,変調後の重みの長さ(自乗和の 平方根)によって,それぞれの重みを除している.そして,類似度計算の対象とな る二つのベクトルの内積を計算する. 観点に含まれる(重みが0でない)属性のイ ンデックス集合をVと表せば,これら一連の演算は,まとめて以下のようにも書 ける.

$$S_{v}(i,j) = \sum_{m \notin \mathbf{V}} \frac{q_{i}[m]}{L_{i(v)}} \cdot \frac{q_{j}[m]}{L_{j(v)}} + \sum_{m \in \mathbf{V}} \frac{Cq_{i}[m]}{L_{i(v)}} \cdot \frac{Cq_{j}[m]}{L_{j(v)}}$$
$$= \frac{1}{L_{i(v)} \cdot L_{j(v)}} \left(\sum_{m \notin \mathbf{V}} q_{i}[m] \cdot q_{j}[m] + C^{2} \sum_{m \in \mathbf{V}} q_{i}[m] \cdot q_{j}[m] \right)$$
(5.31)

ここで, $L_{i(v)}$, $L_{j(v)}$ は変調後のベクトル長であり,(5.15)式を参照し,また,概 念表現の定義より $\sqrt{\sum_m q_i [m]^2} = 1$ であることに着目すれば,

$$L_{i(v)} = \sqrt{\sum_{m \notin \mathbf{V}} q_i[m]^2 + \sum_{m \in \mathbf{V}} (Cq_i[m])^2}$$

= $\sqrt{\sum_m q_i[m]^2 + (C^2 - 1) \sum_{m \in \mathbf{V}} q_i[m]^2}$
= $\sqrt{1 + (C^2 - 1) \sum_{m \in \mathbf{V}} q_i[m]^2}$ (5.32)

と書ける.

(5.31) 式のかっこ内第1項は,概念 $W_i \ge W_j$ の属性のうち観点 W_v が持つ属性 に含まれないものに対する重みの積和である,また第2項は同様の属性のうち観 点が持つ属性のみに関しての重みの総和である.ただし,概念 W_i か概念 W_j の一 方にしか含まれない属性は,他方の重みが0のため,これら積和には寄与しない. すなわち,概念 $W_i \ge W_j$ の属性の共通の属性に対し,それが観点の持つ属性に含 まれるかどうかがわかれば,かっこ内を計算できることになる.また,(5.32)は, ある概念 W_i の属性のうち観点 W_v が持つ属性に含まれるものだけから,ベクトル の長さが計算できることを表している.

以上より,概念ベースにおいて以下の属性を選別することによって類似度が計 算できることになる.

- 概念 W_i と観点 W_v との両方に含まれる属性
- 概念 W_i と観点 W_v との両方に含まれる属性
- 概念 W_i と観点 W_i との両方に含まれ,かつ,観点 W_v に含まれない属性
- 概念 W_i と観点 W_i との両方に含まれ,かつ,観点 W_v にも含まれる属性

SNAP では,マーカ伝播により上記の属性を選別させ,さらに,リンク上の重 みを伝播するマーカに運搬させることにより,上式の計算も同時に行わせること が可能である.基本的な原理は,マーカを,ある概念から Defining_Feature リンク の正方向に1ステップ,続いて逆方向に1ステップ伝播させることにより,同一の 属性を持つすべての概念にマーカを到達させることである.この原理を用いた本 方式の類似度計算手順を以下に示す.

- 1. 観点 W_vより上述の原理に基づきマーカを伝播させる.Defining_Feature リン クを逆方向に伝播する際に,そのリンク上の重みを運搬する.また,観点か らマーカが到達した属性には,そのマーカのコピーを留置する.
- マーカが一つでも到達した概念ノードでは、到達したすべてのマーカを集めて (5.32) 式を計算する.すなわち、到達したマーカの持つ重みの自乗和を計算し、これに (C²-1)をかけて1を足し、平方根を求める.これによって個々の概念において変調後のベクトル長さ L_{i(v)} が計算される.マーカがまったく 到達しない概念ノードは、観点と共通の属性を持たないため、ベクトル長さは変化せず1のままである.
- 3. 類似概念検索においてキーとなる概念 W_k から,原理に基づきマーカを伝播させる.マーカは,概念 W_k のノードからの発出時には,step.2 で計算した W_k のベクトル長 $L_{k(v)}$ の逆数,すなわち $1/L_{k(v)}$ を運搬する.
- 4. Defining_Feature を正方向に伝播する際に,運搬している値に,そのリンクの 重みを乗じて新たな値とする.
- 5. 属性ノードを経由して Defining_Feature リンクを逆方向に伝播する際, さら にそのリンク上の重みを乗じて新たな値とする.ただし,属性ノードに観点 からのマーカが存在している場合には,それを *C*² 倍する.
- マーカが到達した概念ノードにおいて、すべてのマーカが運搬した値を総和 を計算した後、自ノードでのベクトル長さによって除して、その値を類似度 とする。

以上の手順から,ステップ2において (5.32) 式がすべての概念ノードにおいて同時に計算され,ステップ3~6によってすべての検索対象概念での類似度,すなわち (5.31) 式が計算される.

図 5.6 に,実際の概念を用いた類似度計算の動作を示す.まず,マーカは観点と なる概念 W_v にセットされ,そこから出るすべての Defining_Feature リンク上を伝 播する.この伝播によってマーカが属性 a₂ および a₃ に到達するので,ここにマー カを留置するとともに,さらにそれらのノードに入っている Defining_Feature リ



図 5.6: SNAP による類似度計算

ンクを逆方向に伝播させる.この伝播の際に,マーカはそれぞれのリンク上の重 みを運搬する (step.1).

検索対象概念 W_j には属性 a_2 を通過したマーカが到達する.このマーカは重み 0.71を持っている.ノード W_j において, (5.32)式によってベクトル長が計算され, $L_{j(v)} = 1.11$ を得る.一方,キー概念 W_k には,属性 a_2 を通過したマーカと属性 a_3 を通過したマーカとが到達し,それぞれが重み 0.83 と 0.28 とを持つ. W_j と同様 に (5.32)式によってベクトル長が計算され, $L_{k(v)} = 1.16$ を得る (step.2).

続いて,キー概念 W_k 上にマーカをセットし,Defining_Feature リンク上を正方向に伝播させる.この際,マーカは W_k のベクトル長 $L_{k(v)} = 1.16$ の逆数 0.86を値として持つ(SETP.3).マーカは, W_k から出ている2本のDefining_Feature リンクをそれぞれ伝播する.この際,リンク上の重み 0.55 および 0.83 がそれぞれのマーカの値に乗じられる.属性ノード a_1 および a_2 に到達すると, a_2 では step.1 において観点からのマーカが留置されているため,さらに $C^2 = 1.44$ が乗じられる.この結果として,ノード a_1 に到達したマーカは 0.47, a_2 に到達したマーカは 1.03 をその値として持つことになる.これらマーカをさらにDefining_Feature リンクを逆方向に伝播させながら,マーカが持つ値をリンク上の重みを乗ずる.マーカはどちらも W_i に到達し,それぞれ値として 0.34 および 0.73 が得られる (step.4~5).

 W_j では,到着した二つのマーカの持つ値を総和した後,その値を自ノードでの ベクトル長 $L_{j(v)} = 1.11$ で除すことで,その値を類似度として得る.この例では, 類似度 0.96 が得られている (step.6).

このような手順に基づいてすべての概念に対して類似度を計算し,それらを収 集して最も大きな類似度を見いだせば,それが最類似概念となる.すべてのマー カ伝播は並列的に行われるので,プロセッサ数が十分に大きければ同時にすべて の概念に対する類似度を計算でき,意味ネットの規模にかかわらず一定時間で類 似概念検索が可能である.

5.4 まとめ

この章では,概念ベースでの類似概念検索を並列処理により高速化する手法を 提案した.

まず,概念の類似度は文脈や状況などにより変化することを指摘し,これを「観点」と呼んで観点に基づく類似度計算法を示した.観点に基づく類似度をすべて

の概念に対して計算すれば,与えられた観点のもとで与えられた概念に最も類似 した概念を見いだす類似概念検索を実現できる.しかし,これには膨大な量の計 算が必要となり類似概念検索の応用領域を大きく制限されるため,何らかの高速 化手法が必要となる.そこで,バス結合型アーキテクチャ向け,及び,より一般 的な直接網アーキテクチャ向けの並列化方式をそれぞれ提案した.

バス結合型アーキテクチャ向けの並列化方式では,処理を並列化する前段階と して,類似度計算の特性を詳細に考察し検索対象となる概念を大幅に絞り込む手 法を提案した.類似度は観点によって変化するが,その変化範囲の上限は不偏類 似度から計算できる点をに着目し,上界がその時点で見つかっている類似度を越 えないことを検出することで,見込みのない概念に対する類似度計算を不要とし た.これにより探索空間を1/1000程度に削減し,さらにこれを並列化する方式を 提案した.並列化では,各プロセッサで自プロセッサの持つ概念に対し検索を行 い,その結果を最後に統合することを原理としている.ただし,プロセッサは完 全に独立に検索するのではなく,他のプロセッサでの検索結果を監視して,見込 みがない場合には検索を中断する.これにより,分割による処理量増加(分割損) を小さく抑えている.また,3章で提案したと同一構成の並列コンピュータを用 いることで,結果統合の際の通信や同期の効率的に行っている.

解析的な評価を行い,本方式によれば10000倍以上の速度向上度が期待できる ことが示された.また,実際に4万概念を持つ概念ベースを利用して実験も行い, 実験結果は解析評価のグラフ上にのっており,解析が支持されることを確認した.

より一般的な直接網による結合アーキテクチャに対しては,概念ベースを意味 ネットとして表しマーカ伝播により観点に基づく類似度を計算する並列化方式を 提案した.観点と概念の間,概念と概念の間のリンク連接をマーカ伝播させるこ とにより類似度を計算する.マーカ伝播はスケーラブルなため高並列向けであり, プロセッサ数が十分に大きければ原理的に意味ネットの規模にかかわらず一定時 間で処理できる.このため,非常に高速に類似概念検索行うことができる.

145

第6章 結論

本論文では,人工知能システムを疎結合型並列コンピュータを用いて高速化する ための並列化方式について論じた.代表的な人工知能システムあるプロダクショ ン・システム (PS),ニューラルネット (NN) でのバックプロパゲーション (BP) 学 習,概念ベース・システムの類似概念検索に対し,これらの並列化方式を提案し, その性能を評価した.

並列化研究では,並列コンピュータのアーキテクチャと並列化方式があった場合に,その速度向上度を推定できることが重要である.実際に並列化方式を並列 コンピュータ上に実装して測定するのでは,実装に多くの時間を要するし,測定 に用いるアプリケーションや問題も限定されてしまうため,多数の並列化方式を 広範な問題領域にわたって同一条件下で比較検討することが困難である.このた め本論文では,まず,対象とした人工知能システムそれぞれに対して,並列化時の 速度向上度やオーバヘッドを解析的に計算する手法を提案した.そして,これら 性能推定手法に基づき,良好な性能が得られる並列化方式をそれぞれ提案し,実 験やシミュレーションにより性能を検証した.

PSの並列化では,推論中で最も多くの処理時間を消費する条件照合について, それに用いられているRETEネットワークをモデル化し,問題特性からRETEネッ トワークの構造や処理の特性を推定できるようにした.これに基づき,いくつか の並列化方式に対して性能の評価を行い,PS条件照合の並列化では10倍~数十 倍程度の速度向上が限界であることを示した.これは,従来の研究を裏付けてい る[60].従来方式が対象としたアーキテクチャよりも低廉に構成可能なバス結合 型アーキテクチャを用いても限界に近い性能を得られる並列化方式として"TWIN 方式"を提案した.PS並列化では,一般に粒度を細かくすれば通信が増加し,粒 度を粗くすれば負荷ばらつきが増加する.バス結合型アーキテクチャでは,通信 頻度が多い場合にバス上でデータ転送の衝突が起こるため通信オーバヘッドが急 激に増大する.TWIN方式では,RETEネットワークの構造的な並列性と,個々 のノードでの処理の並列性とを巧妙に組み合わせることにより,通信を増加させ ずに粒度を細かくした方式である.このため,通信オーバヘッドと負荷ばらつき の両者を小さく抑えることに成功している.解析的な評価により,PS並列化の限 界である10倍~数十倍の速度向上が期待できることがわかった.

更に,バスに TWIN 方式を実装するに適した機能を付加した並列コンピュータ "Presto"を提案した.Prestoでは,通常のデータ転送機能に加えて,放送,同期, 割り込み等の機能をハードウェアによって実現している.TWIN 方式を条件照合 部の並列化方式として利用して,PSの推論処理全体を並列化する方式を提案し, これを Presto 上に実装した.実験の結果,ほぼ推定通りの性能が得られた.

BPでは、その処理を連続行列演算ととらえて、並列化手法を論じた、連続行列 演算では、通信量と計算量とが性能の支配要因となることから、これらの推定式 を構築した.推定式に対する考察より、どのような並列化方式をもってしてもそ れが下回ることがない通信量、すなわち通信量の下限値が存在することを明らか にした.2次元アレイ(トーラス)型並列コンピュータに対する並列化方式を提案 し、これが通信量の下限値を達成していることを示した.これは、提案した方式 よりも通信量が小さい並列化方式は他に存在しないことを意味している.すなわ ち、この方式が、BPに対する最適な並列化方式である.また、BP並列化のため の並列コンピュータにおける相互結合網は、2次元アレイ(トーラス)で十分であ り、それ以上に複雑なトポロジは必要がないと言える.さらにバス結合型アーキ テクチャに対する並列化方式も提案した.この方式は通信ステップ数の下限値は 達成していないが、従来の並列化方式では通信量がプロセッサ数に比例したのに 対し、この方式ではプロセッサ数の平方根オーダに抑えることができた.

類似概念検索では,まず,並列化の前段階として,検索対象となる概念の空間 を限定する手法を提案し,次に,これをバス結合型アーキテクチャ上で並列処理 する方式を提案した.概念の検索空間の限定のために,類似度計算式について考 察し,類似度が超えることのない値,すなわち上界値を普遍類似度から計算する 手法を導出した.上界値を計算できることにより,最類似概念とはなり得ない概 念に対する類似度の計算を省くことができ,検索の空間を大幅に削減することが 可能となった.これの並列化では,検索空間を部分に分割して各プロセッサに割 当て,それぞれが独立に検索を行うが,分割したことにより検索空間削減に関す る情報がプロセッサ間で異なって処理量が増加したり,検索結果を統合する際に 通信および同期オーバヘッドが大きくなることが問題である.そこで,Prestoの バスが持つ放送,同期,割り込み機能を活用してこれら問題を解決した並列化方 式を提案した.解析的評価により提案方式によって逐次処理に対し10倍~数十倍 の高速化が可能であることを示した.更に,概念を意味ネットとして表現し,そ れを処理するに適した高並列アーキテクチャSNAP上で類似検索を行う並列化方 式も提案した.

対象とした人工知能システムのどれに対しても、オーバヘッドの発生要因を的 確に捕捉し、それを抑えるような並列化方式を考案することによって、疎結合型 並列コンピュータで数十倍以上の速度向上が得られることがわかった.疎結合型 並列コンピュータの中でも特にバス結合型並列コンピュータは,低廉に構築でき るだけでなく,汎用プロセッサを用い相互結合網のために汎用部品を流用できる ため,汎用コンピュータの技術進歩の成果をほぼそのまま適用できるという利点 がある.その反面,通信オーバヘッドの増大を招きやすいという欠点があるが,本 論文では,このようなバス結合型アーキテクチャを用いても,提案したどの並列 化方式もが10倍以上の速度向上を得られることを示した.汎用のコンピュータの 性能は1.5年で2倍向上すると言われているため,10倍の性能向上の達成には5年 を必要とする.バス結合型並列コンピュータでは上述のように個々のプロセッサ として常に最新のものを利用できるため,並列化による性能向上がそのままシス テムの総合的な性能向上となる.このことから,本論文で提案した並列化によっ て、常に5年以上の性能的なアドバンテージが得られることになる、また、プロ セッサ技術の進展への追随が比較的容易な直接網による結合に向けて本論文で提 案した並列化方式によれば , 更なる高速化を達成することも可能である . 以上の ことから,本研究により,現実的な並列コンピュータを用いて,人工知能システ ムの実行性能を常に5年分以上先行させることが可能になったと結論づけられる.

謝辞

本論文をまとめるにあたり,懇切なるご指導を賜った,京都大学大学院情報学研 究科石田亨教授,富田眞治教授ならびに湯淺太一教授に厚く感謝いたします.

本研究は,NTT 情報通信処理研究所およびNTT コミュニケーション科学研究 所において,多くの方々のご指導を得て行われました.研究の機会を与えて頂く とともに,論文の執筆を勧めて頂いた同志社大学河岡司教授(元コミュニケーショ ン科学研究所長),NTT アドバンステクノロジ八巻俊文部長(元コミュニケーショ ン科学研究所知識処理研究部長),拓殖大学石川勉教授(元コミュニケーション科学 研究所グループリーダ)に深く感謝いたします.また,Southern Methodist 大学で ご指導頂いた Dan I. Moldovan 教授, Sanda M. Harabagiu 教授に感謝いたします.

本研究の遂行には多くの方々の援助と励ましがありました.プロダクションシス テム向け並列プロセッサ Presto の設計・試作・性能評価は,NTT アドバンステク ノロジ菊地英夫部長,NTT サービスインテグレーション基盤研究所松澤和光主幹 研究員,NTT エレクトロニクス水書章雄課長から多大な協力を受け行われました. 概念の類似検索システムでは,NTT コミュニケーション科学基礎研究所笠原要研 究主任から概念ベースの提供を受けました.Dan I. Moldovan 教授からは SNAP シミュレータを提供して頂きました.これらの方々に深く感謝いたします.また, NTT コミュニケーション科学基礎研究所佐々木裕主任研究員,阿部明典主任研究 員,藤本和則研究主任,NTT 情報流通仲林清部長,NTT アドバンステクノロジ桃 井茂晴部長には日頃から討論頂きました.NTT ドコモ石垣昭一郎部長,NTT 西 日本森原一郎部長,NTT 串間和彦部長には様々な観点からコメントを頂きました. あわせてお礼を申し上げます.

参考文献

- [1] **阿部明典**. 欠如節を生成する推論法. 電子情報通信学会論文誌, Vol. J81-D-II, No. 6, pp. 1285–1292, 1998.
- [2] D. H. Ackely, Geoffrey E. Hinton, and T. J. Sejnowski. A learning algorithm for Boltzmann machines. *Cognitive Science*, Vol. 9, , 1985.
- [3] S. M. Aiken, M. W. Koch, and M. W. Roberts. A parallel neural network simulator. In Proc. IEEE International Joint Conference on Neural Networks, pp. 611–616, 1990.
- [4] S. W. Aiken, M. W. Koch, and M. W. Roberts. A parallel neural network simulator. In Proc. IEEE International Joint Conference on Neural Networks, Vol. 2, pp. 611–616, 1990.
- [5] 荒屋真二, 百原武敏, 田町常夫. プロダクションシステムのための高速パター ン照合アルゴリズム. 情報処理学会論文誌, Vol. 28, No. 7, pp. 768–775, 1987.
- [6] 麻生英樹. ニューラルネットワーク情報処理. 産業図書, 1988.
- [7] N. Babaguchi, Y. Sawada, and T. Ohkawa. Association mechanism based on viewpoint. 情報処理学会論文誌, Vol. 35, No. 5, pp. 714–724, 1994.
- [8] R. J. Brachmann. On the epistemological status of semantic networks. In N. V. Findler, editor, Associative Networks. Academic Press, New York, 1979.
- [9] L. Brownston, R. Farrell, E. Kant, and N. Martin. Programming Expert Systems in OPS5: An Introduction to Rule-Based Programming. Addison-Wesley, Reading, Mass, 1985.

- [10] B. G. Buchanan and E. A. Feigenbaum. DENDRAL and Meta-DENDRAL: Their applications dimension. Articicial Intelligence, Vol. 11, , 1978.
- [11] P. L. Butler, J. D. Allen, and D. W. Bouldin. Parallel architecture for OPS5. In Proc. 15th International Symposium on Computer Architecture, pp. 452– 457, 1988.
- [12] B. D. Clayton. ART programming tutorial. Technical report, Inference Corp., 1987.
- [13] A. M. Collins and M. R. Quillian. How to make a language user. In E. Tulving and W. Donaldson, editors, *Organization and Memory*. Academic Press, New York, 1972.
- [14] P. T. Cox and T. Pietrzykowski. Causes for events: Their computation and applications. In Proc. 8th International Conference on Automated Deduction, pp. 608–621, 1986.
- [15] R. Domolombe and L. Farinas de Cerro. An inference rule for hypothesis generation. In Proc. International Joint Conference on Artificial Intelligence 91, pp. 152–157, 1991.
- [16] E. A. Feigenbaum, B. G. Buchanan, and J. Lederberg. On generality and problem solving: A case study using DENDRAL program. *Machine Intelli*gence, Vol. 6, pp. 165–190, 1971.
- [17] C. L. Forgy. Rete: a fast algorithm for the many pattern/many object pattern match problem. Artificial Intelligence, Vol. 19, No. 1, pp. 17–37, 1982.
- [18] B. M. Forrest, D. Rowth, N. Stroud, D. J. Wallece, and G.V.Wilson. Implementing neural network models on parallel computers. *The Computer Journal*, Vol. 30, No. 5, pp. 413–419, 1987.
- [19] Y. Fujimoto. An enhanced parallel planar lattice architecture for large scale neural network simulations. In Proc. IEEE International Joint Conference on Neural Networks, Vol. 2, pp. 581–586, 1990.

- [20] Y. Fujimoto. An enhanced parallel planar lattice architecture for large scale neural network simulations. In Proc. IEEE International Joint Conference on Neural Networks, pp. 581–586, 1990.
- [21] A. Gupta. Implementing OPS5 production systems on DADO. In Proc. 13th Int. Conference on Parallel Processing, pp. 83–91, 1984.
- [22] A. Gupta. Parallilism on Production Systems. Morgan Kaufmann, 1987.
- [23] A. Gupta and C. L. Forgy. Measurements on production systems. Technical report, Carnegie Mellon University, 1984.
- [24] A. Gupta, C. L. Forgy, D. Kalp, A. Newell, and M. S. Tambe. Results of parallel implementation of OPS5 on the Encore multiprocessor. Technical Report CS-87-146, Carnegie Mellon University, 1987.
- [25] A. Gupta, C. L. Forgy, D. Kalp, A. Newell, and M. S. Tambe. Parallel OPS5 on the Encore Multimax. In Proc. 17th Int. Conference on Parallel Processing, pp. 271–280, 1988.
- [26] A. Gupta, C. L. Forgy, A. Newell, and R. G. Wedig. Parallel algorithm and architectures for rule-based systems. In Proc. 13th International Symposium on Computer Architecture, pp. 28–37, 1986.
- [27] N. V. Ha, T. Ishikawa, and A. Abe. A mechanism for inferring approxiamate solutions under incomplete knowledge based on rule similarity. In *Proc. AISTA 2000*, 2000.
- [28] K. J. Hammond. CHEF: a model of case-based planning. In Proc. AAAI-86, 3rd National Conference on Artificial Intelligence, pp. 267–271, 1986.
- [29] S. M. Harabagiu and D. I. Moldovan. A marker-propagation algorithm for text coherence. In *Parallel Processing in AI Workshop*, *IJCAI*, 1995.
- [30] 長谷川, 高木編. 高性能ワークステーション. 情報処理学会誌, Vol. 25, No. 2, 1984.

- [31] 服部文男, 清水信昭, 土屋秀幸, 桑原和宏, 和佐野哲男. 知識ベース管理シス テム (KBMS). 情報処理学会 知識工学と人工知能研究会, Vol. 41, , 1985.
- [32] G. G. Hendrix. The representation of semantic knowledge. In D. E. Walker, editor, Understanding Spoken Language. Elsevier North-Holland, New York, 1978.
- [33] W. D. Hillis. The Connection Machine. MIT Press, 1985.
- [34] J. J. Hopfield. Neural networks and physical systems with emergent collective computational properties. Proc. National Academy of Sciences, pp. 2554 – 2588, 1982.
- [35] J. J. Hopfield. Neurons with graded response have collective computational properties like those of two-state neurons. *Proc. National Academy of Sciences*, Vol. 81, pp. 3088 – 3092, 1984.
- [36] 井田哲雄, 山本昌弘, 竹内郁男編. 記号処理と計算機アーキテクチャ. 情報処 理学会誌, Vol. 23, No. 8, 1982.
- [37] 池原悟, 宮崎正弘, 白井論, 横尾昭男, 中岩浩巳, 小倉健太郎, 大山芳史, 林良 彦(編). 日本語語彙大系. 岩波書店, 1997.
- [38] S. Ikehara. Multi-level machine translation system. Future Computer System, Vol. 1, pp. 261–274, 1989.
- [39] 井上克己. アブダクションの原理. 人工知能学会誌, Vol. 7, No. 1, pp. 48–59, 1992.
- [40] 石田亨. プロダクションシステムの並列実行可能性の解析. 電子情報通信学 会論文誌, Vol. J71-D, No. 3, 1988.
- [41] 石田亨. プロダクションシステムの発展, 朝倉 AI らいぶらり, 第5巻. 朝倉 書店, 1996.
- [42] 石田亨, 片桐恭弘, 桑原和宏. 分散人工知能, 並列処理シリーズ, 第11巻. コ ロナ社, 1996.

- [43] T. Ishida. Optimizing rules in production systems programs. In Proc. AAAI-88, 5th National Conference on Artificial Intelligence, pp. 699–704, 1988.
- [44] 石塚満. 知識表現と高速推論. 情報科学コアカリキュラム講座. 丸善, 1996.
- [45] S. Ishigaki, I. Morihara, and K. Kushima. KBMS –an expert system building tool–. Review of the ECL, NTT, Jpn., Vol. 37, pp. 3–7, 1989.
- [46] D. Jackson and D. Hammerstrom. Distributing back propagation networks over the intel iPSC/860 hypercube. In Proc. IEEE International Joint Conference on Neural Networks, Vol. 1, pp. 569–574, 1991.
- [47] L. H. Jamieson, D. B. Gannon, and R. J. Douglass. The Characteristics of Parallel Algorithms. The MIT Press, 1987.
- [48] 情報処理学会(編). 知識工学. オーム社, 1987.
- [49] 金田悠紀夫. Prolog マシン. 情報処理学会誌, Vol. 25, No. 12, 1984.
- [50] K. Kasahara, K. Matsuzawa, and T. Ishikawa. Refinement method for a large-scale knowledge base of words. In Proc. Symposium on Logical Formalization of Common Sense Reasoning, pp. 73–82, 1996.
- [51] K. Kasahara, K. Matsuzawa, T. Ishikawa, and T. Kawaoka. Viewpoint-based measurement of semantic similarity between words. In Proc. International Workshop on Artificial Intelligence and Statistics, pp. 292–302, 1995.
- [52] 河田龍夫. 確率論とその応用. 紀伊国屋書店, 1961.
- [53] M. A. Kelly and R. E. Seviora. A multiprocessor architecture for production system matching. In Proc. 13th International Symposium on Computer Architecture, pp. 28–37, 1986.
- [54] H. Kikuchi, T. Yukawa, K. Matsuzawa, and T. Ishikawa. Presto: a busconnected multiprocessor for a rete-based production system. In Proc. Joint Conference of CONPAR90/VAPP IV, 1990.

- [55] J. T. Kim and D. I. Moldovan. Classification and retrieval of knowledge on a parallel marker-passing architecture. *IEEE Trans. Knowledge and Data Engineering*, Vol. 5, No. 5, pp. 735–761, 1993.
- [56] 薦田憲久, 大川剛直, 安信千津子. エキスパートシステムの設計と開発, 情報 系教科書シリーズ, 第 21 巻. 昭晃堂, 1997.
- [57] R. M. Kuczewski, M. H. Myers, and W. J. Crawford. Neurocomputer workstaions and processors: Approaches and application. In *Proc. IEEE International Conference on Neural Networks*, Vol. 3, pp. 487–500, 1987.
- [58] S. Y. Kung and J. N. Hwang. Parallel architectures for artificial neural nets. In Proc. IEEE International Conference on Neural Networks, Vol. 2, pp. 165–172, 1988.
- [59] 久野真司,岩田彰,吉田征夫. 同報書き込み行列メモリを用いたニューラル ネットワークアクセラレータ. 電子情報通信学会全国大会,第6巻, p. 48, 1993.
- [60] S. Kuo and D. Moldovan. The state of the art in parallel production systems. Journal of Parallel and Distributed Computing, Vol. 15, pp. 1–26, 1992.
- [61] F. T. Leighton. Introduction to Parallel Algorithms and Architectures: Arrays · Trees · Hypercubes. Morgan Kaufmann Publishers, 1992.
- [62] K. Matsuzawa, T. Ishikawa, and T. Kawaoka. ABOUT project for a robust problem solving and its method of measuring semantic similarity. 人工知能 学会研究会, Vol. SIG-J-9401-14, , 1994.
- [63] W. Van Melleand, A. C. Scott, J. S. Bennett, and M. Peairs. The Emycin manual. Technical Report STAN-CS-81-885, Computer Science Dept., Stanford University, October 1981.
- [64] G. Miller, R. Beckwith, C. Fellbaum, D. Gross, and K. Miller. Five papers on WordNet. Technical report, Princeton University, 1990.

- [65] Daniel P. Miranker. TREAT: a better match algorithm for AI production systems. In Proc. AAAI-87, 4th National Conference on Artificial Intelligence, pp. 42–47, 1987.
- [66] D. I. Moldovan, W. Lee, and C. Lin. SNAP: a maker-propagation architecture for knowledge processing. *IEEE Trans. Parallel and Distributed Systems*, Vol. 3, , 1992.
- [67] Motorola. VME Bus Specification Manual (Rev.C), 1985.
- [68] A. Motro. Intentional answers to database queries. *IEEE Trans. Knowledge and Data Engineering*, Vol. 6, No. 3, pp. 444–454, 1994.
- [69] S. Muggleton, editor. Inductive Logic Programming. Academic Press, 1992.
- [70] U. A. Müller, A. Gunzinger, and W. Guggenbühl. Neural net simulation with MUSIC. In Proc. IEEE International Joint Conference on Neural Networks, pp. 1737–1741, 1993.
- [71] 長野ゆかり, 松澤和光. プロダクションシステムの非同期実行方式. 電子情報通信学会全国大会, 1989.
- [72] A. Newell. Production systems, models of control structures. In W. G. Chase, editor, Visual Information Processing, pp. 463–526. Academic Press, 1973.
- [73] 西田豊明. 人工知能の基礎. 情報科学コアカリキュラム講座. 丸善, 1999.
- [74] 奥川峻史. 並列計算機アーキテクチャ, 並列処理シリーズ, 第2巻. コロナ社, 1991.
- [75] A. O. Oshisanwo and P. P. Dasiewicz. A parallel model and architecture for production systems. In Proc. 16th Int. Conference on Parallel Processing, pp. 147–153, 1987.
- [76] C. S. Peirce. Elements of logic. In C. Hartshorne and P. Weiss, editors, *Collected Papers of Charles Sanders Peirce*, Vol. 2. Harvard University Press, 1932.

- [77] D. Poole, R. Goebel, and R. Aletiunas. Theorist: A logical reasoning system for defaults and diagnosis. In N. Cercone and G. McCalla, editors, *The Knowledge Frontier: Essays in the Representation of Knowledge*, pp. 331– 352. Springer-Verlag, 1987.
- [78] J. R. Quinlan. Induction of decision trees. *Machine Learning*, Vol. 1, No. 1, pp. 01–106, 1986.
- [79] R. Reiter. A logic for default reasoning. Artificial Intelligence, Vol. 13, pp. 81–132, 1986.
- [80] D. E. Rumelhart and J. L. McClelland. Parallel Distributed Processing, Vol. 1. The MIT Press, 1987.
- [81] 佐武一郎. 行列と行列式, 数学選書, 第1巻. 裳華房, 1958.
- [82] M. I. Schor, T. P. Daly, H. S. Lee, and B. R. Tibbitts. Advances in Rete pattern matching. In Proc. AAAI-86, 3rd National Conference on Artificial Intelligence, pp. 226–232, 1986.
- [83] F. Schreiner and G. Zimmermann. PESA-1 a parallel architecture for production systems. In Proc. 16th Int. Conference on Parallel Processing, pp. 166–169, 1987.
- [84] E. Y. Shapiro. Inductive inference of theories from facts. Technical Report 192, Yale University Computer Science Department, 1981.
- [85] E. H. Shortliffe. Computer based medical consultations: MYCIN. American Elsenier, 1976.
- [86] N. Sundararajan and P. Saratchandran. Parallel Architectures for Artificial Neural Networks. IEEE Computer Society, 1998.
- [87] Y. Suzuki and L. E. Atlas. A study of regular architectures for digital implementation of neural networks. In *Proc. IEEE International Symposium* on Circuits and Systems, pp. 82–85, 1989.
- [88] 高木幹雄,下田陽久監修.画像解析ハンドブック.東京大学出版会,1991.

- [89] 高須達監訳. 数値解析概論. 日本評論社, 1970.
- [90] Y. Takayama, R. Flournoy, S. Kaufmann, and S. Peters. Information retrieval based on domain-specific word associations. In Proc. Pacific Association for Computational Linguistics 99, 1999.
- [91] K. Tanno, A. Tanaka, and T. Taketa. Parallel simulation algorithm of neural networks on massively parallel computers. In *Proc. Transputer Applications* and Systems, pp. 651–659, 1993.
- [92] 富田眞治. 並列計算機構成論. 昭晃堂, 1986.
- [93] 上野晴樹. 知識工学入門(改訂第2版). オーム社, 1989.
- [94] S. V. Vrbsky and J. W.-S. Liu. APPROXIMATE a query processor that produces monotonically improving approximate answers. *IEEE Trans. Knowledge and Data Engineering*, Vol. 5, No. 6, pp. 1056–1068, 1993.
- [95] P. H. Winston. Learning and reasoning by analogy. Communications of the ACM, Vol. 23, No. 12, pp. 689–703, 1980.
- [96] M. Yasrebi and J. C. Browne. Analysis and design of parallel algorithms and implementations of matrix multiplications for image and signal processing. In Proc. IEEE Pacific Rim Conference on Communications, Computers and Signal Processing, pp. 44–47, 1989.
- [97] 湯川高志, 石川勉. 負荷均等化を図った粗粒度 PS 並列化方式. 情報処理学会 全国大会, pp. 1421 – 1422, 1989.
- [98] 湯川高志. バス結合型プロセッサに適したバックプロパゲーションの並列計
 算法. 電子情報通信学会論文誌, Vol. J-74-D-II, pp. 1318 1320, 1991.
- [99] T. Yukawa and T. Ishikawa. Optimal parallel back-propagation schemes for mesh-connected and bus-connected multiprocessors. In Proc. IEEE International Joint Conference on Neural Networks, pp. 1748–1753, 1993.
- [100] T. Yukawa, T. Ishikawa, H. Kikuchi, and K. Matsuzawa. TWIN: a parallel scheme for a production system featuring both control and data parallelism.

In Proc. 7th IEEE Conference on Artificial Intelligence Applications, pp. 64–70, 1991.

[101] 日本電子化辞書研究所. E D R 電子化辞書 1.5 版 仕樣説明書, 1996.

関連発表

学会論文誌

Hideo Kikuchi, Takashi Yukawa, Kazumitsu Matsuzawa, and Tsutomu Ishikawa. Presto: a bus-connected multiprocessor for a RETE-based production system. 電子情報通信学会論文誌, Vol. E75-D, No. 3, pp. 265–273, 1992.

湯川高志, 菊池英夫, 松澤和光, 石川勉. ローカルメモリ型並列プロセッサに 適したプロダクションシステム並列化方式. 電子情報通信学会論文誌, Vol. J75-D-1, No. 8, pp. 694–703, 1992.

湯川高志,石川勉. プロダクションシステム並列化の解析評価手法と TWIN 並列化方式の提案. 情報処理学会論文誌, Vol. 33, No. 12, pp. 1545–1554, 1992.

湯川高志,石川勉.連続行列演算の最適並列化とそれに基づく最適 BP 並列 化方式.電子情報通信学会論文誌, Vol. J78-D-I, No. 5, pp. 445-454, 1995.

Takashi Yukawa, Kaname Kasahara, and Kazumitsu Matsuzawa. Highspeed similitude retrieval for a viewpoint-based similarity discrimination system. 電子情報通信学会論文誌, Vol. E80-D, No. 12, pp. 1215–1220, 1997.

学会論文誌(研究速報,レター)

湯川高志. バス結合型プロセッサに適したバックプロパゲーションの並列計 算法. 電子情報通信学会論文誌, Vol. J74-D-II, No. 9, pp. 1318-1320, 1991.

藤本和則,湯川高志,松澤和光,石川勉. ルールの論理的構造に着目した 結論の "尤もらしさ "の定量化. 情報処理学会論文誌, Vol. 36, No. 8, pp. 2071-2074, 1995. Takashi Yukawa, Sanda M. Harabagiu, and Dan I. Moldovan. Viewpointbased similarity discernment on SNAP. 電子情報通信学会論文誌, Vol. E82-D, No. 2, pp. 500-502, 1999.

国際会議

Hideo Kikuchi, Takashi Yukawa, Kazumitsu Matsuzawa, and Tsutomu Ishikawa. Presto: a bus-connected multiprocessor for a RETE-based production system. In *Joint Conference of CONPAR90/VAPP IV*, pp. 63–74, 1990.

Takashi Yukawa, Tsutomu Ishikawa, Hideo Kikuchi, and Kazumitsu Matsuzawa. TWIN: a parallel scheme for a production systems featuring both control and data parallelism. In *Proc. 7th IEEE Conference on Artificial Intelligence Applications*, pp. 62–70, 1991.

Takashi Yukawa and Tsutomu Ishikawa. Optimal parallel back-propagation schemes for mesh-connected and bus-connected multiprocessors. In *Proc. IEEE International Joint Conference on Neural Networks*, pp. 1748–1753, 1993.

Takashi Yukawa, Kaname Kasahara, and Kazumitsu Matsuzawa. Highspeed similitude retrieval for a viewpoint-based similarity discrimination system. In *Florida AI Research Symposium*, pp. 261–265, 1997.

研究報告

菊地 英夫, 湯川 高志, 松澤 和光, 石川 勉. 並列処理を利用した KBMS 高速 化装置 (Presto). NTT R&D, Vol. 39, No. 3, pp. 437–445, 1990.

水書 章雄, 湯川 高志, 菊地 英夫. 並列プロセッサ制御プログラムの一検討. 研究開発資料, 日本電信電話株式会社, 1990.

Sanda M. Harabagiu, Takashi Yukawa and Dan I. Moldovan. Marker-Propagation Applications for Text Inference. Technical report, Department of Computer Science and Engineering, Southern Methodist Unicersity, 1995.

大会・研究会等

湯川高志, 松澤和光, 石川勉. Rete ネットモデル化による PS 並列化の評価. 情報処理学会 第 36 回全国大会, 1988.

湯川高志,石川勉. 負荷均等化を図った粗粒度 PS 並列化方式. 情報処理学会 第 37 回全国大会, 1988.

湯川高志, 松澤和光, 石川勉. PS 並列化の速度向上評価と負荷均等化粗粒度 方式の提案. 情報処理学会 知識工学と人工知能研究会, 1989.

湯川高志, 菊地英夫, 松澤和光, 石川勉. 粗粒度並列化方式を用いたプロダク ションシステム推論アクセラレータ.人工知能学会 全国大会, 1990.

湯川高志, 松澤和光, 桃井茂晴. アバウト推論における多階層推論方式. 情報 処理学会 第45回全国大会, 1992.

湯川高志, 笠原要, 松澤和光, 石川勉. アバウト推論: 多観点概念ベースにお ける類似概念検索の高速化. 情報処理学会 第47回全国大会, 1993.

湯川高志, 笠原要. 類似概念の高速検索手法. 情報処理学会 第49回全国大 会, 1994.

湯川高志. SNAP を用いた概念の類似判別. 情報処理学会 第53 回全国大会, 1996.