PARTHENONの研究開発に関連した文献リスト

(1997年11月更新)

以下のように，発表種別で分類してあります．

国際会議

国内研究会

国内大会

論文誌

専門書

その他の出版物

【文献リストの最初に戻る】

• 中村 行宏, 小栗 清, 仲西 秀基, 野村 亮：An RTL Behavioral Description Based Logic Design CAD System with Synthesis Capability, IFIP Computer Hardware Description Language and their Applications (CHDL'85), pp.64-78(1985/08)

• 小栗 清, 中村 行宏, 野村 亮：Evaluation of Behavior Description Based CAD System Used in Prolog Machine Logic Design, IEEE International Conference on Computer Aided Design (ICCAD'86), pp.116-123(1986/11)

• 中村 行宏, 小栗 清：An RTL Logic Design Aid for Parallel Control VLSI Processor, IFIP International Conference on Very Large Scale Integration (VLSI'87), pp.45-59(1987/08)

• 雪下 充輝, 中村 行宏, 野村 亮：An Architecture of Intelligent CAD having Natural Language Interface, Second IFIP Workshop on Intelligent CAD, pp.355-368(1988/09)

• 中村 行宏, 雪下 充輝, 野村 亮, 名古屋 彰：Specification Design Expert System for Pipeline Control Architecture, 1st European Design Automation Conference (EDAC'90), pp.671(1990/03)

• 中村 行宏, 小栗 清, 名古屋 彰, 野村 亮：A Hierarchical Behavioral Description Based CAD System, IFIP EUROASIC'90, pp.282-287(1990/05)

• 中田 広, 桜井 尚也, 金山 之治, 太田 直之, 小栗 清：Vector Processor Design for Parallel DSP Systems Using Hierarchical Behavioral Description Based Synthesizer, IEEE International Conference on Computer Design (ICCD'90), pp.86-89(1990/09)

• 名古屋 彰, 中村 行宏, 小栗 清, 野村 亮：Multi-Level Logic Optimization for Large Scale ASICs, IEEE International Conference on Computer-Aided Design (ICCAD'90), pp.564-567(1990/11)

• 小栗 清, 中村 行宏, 野村 亮, 河岡 司：Intelligent VLSI Design, International AI Symposium'90 Nagoya, pp.41-48(1990/11)

• 野村 亮, 小栗 清, 名古屋 彰, 中村 行宏：A High Level ASIC CAD System -PARTHENON-, 2nd Makuhari International Conference on High Technology (MICHT'91), pp.255-258(1991/02)

• 野村 亮, 小栗 清, 中村 行宏, 名古屋 彰：The Strategy For Reliable ASIC Designs in PARTHENON, 4th International Forum on ASIC and Transducer Technology (ASICTT'91), pp.7-12(1991/05)

• 中村 行宏, 小栗 清, 名古屋 彰, 雪下 充輝, 野村 亮：High Level Synthesis Design at NTT Systems Labs, 2th International Workshop on Synthesis and Simulation'92 (SASIMI'92), pp.344-353(1992/04)

• 名古屋 彰, 中村 行宏, 野村 亮：Microprocessor Architecture Design Using High-Level Synthesis System, International Symposium on Logic Synthesis and Microprocessor Architecture (ISKIT'92), pp.55-59(1992/07)

• 関川 浩, 中村 行宏, 小栗 清, 名古屋 彰, 雪下 充輝：Multiplexer Assignment after Scheduling and Allocation Steps, 6th International Workshop on High-Level Synthesis , pp.410-417(1992/11)

• 関川 浩, 野村 亮, 小栗 清, 中村 行宏：Selector Assignment after Scheduling and Allocation Steps, IEEE Asia-Pacific Conference on Circuits and Systems (APCCAS'92), pp.207-212(1992/12)

• Pierpaolo Baglietto, 名古屋 彰：Design of a SIMD Massively Parallel Computer Using a High level Synthesis System, International Symposium on IC Technology, Systems & Applications (ISIC-93), pp.510-514(1993/09)

• 小栗 清, 雪下 充輝：New Method for Test Synthesis from Behavioral Description, 3th International Workshop on Synthesis and Simulation'93 (SASIMI'93), pp.177-186(1993/09)

• 雪下 充輝, 小栗 清：New Test Synthesis From Behavioral Description, IEEE Asia-Pacific Conference on Hardware Description Languages (APCHDL'94), pp.97-100(1994/10)

• 澤田 宏, 須山 敬之, 雪下 充輝, 名古屋 彰：Logic Synthesis Method for Look-up Table Architectures using Functional Decomposition and Support Minimization, 5th International Workshop on Synthesis and Simulation'95 (SASIMI'95), pp.161-168(1995/08)

• 澤田 宏, 須山 敬之, 名古屋 彰：Logic Synthesis for Look-up Table Based FPGAs Using Functional Decomposition and Support Minimization, IEEE International Conference on Comuter-Aided Design (ICCAD'95), pp.353-358(1995/11)

• 須山 敬之, 澤田 宏, 名古屋 彰：LUT-based FPGA technology Mapping using Permissible Functions, IEEE VLSI Design '96, pp.215-218(1996/01)

• 横尾 真, 須山 敬之, 澤田 宏：Solving Satisfiability Problems using Field Programmable Gate Arrays: First Results, Int. Conference on Principles and Practice of Constraint Programming (CP'96), pp.497-pp.509(1996/08)

• 須山 敬之, 横尾 真, 澤田 宏：Solving Satisfiability Problems on FPGA, Int. Workshop on Fileld Programmable Logic and Applications (FPL'96), pp.136-pp.145(1996/09)

• 山下 茂, 澤田 宏, 名古屋 彰：A New Method to Express Functional Permissibisslities for LUT based FPGAs and Its Applications, IEEE Int. Conference on Computer-Aided Design (ICCAD'96), pp.254-261(1996/11)

• 松浦 昭洋, 雪下 充輝, 名古屋 彰：An Efficient Hierarchical Clustering Method for the Multiple Constant Multiplication Problem, Asia and South Pacific Design Automation Conference (ASP-DAC'97), pp.83-88(1997/01)

• 澤田 宏，山下 茂, 名古屋 彰：Restricted Simple Disjunctive Decompositions based on Grouping Symmetric Variables, 7th Great Lakes Symposium on VLSI (GLS-VLSI'97), pp.39-44(1997/03)

• 木村 晋二, 雪下 充輝, 伊藤 康史, 名古屋 彰, 平尾 誠, 渡邉 勝正：A Hardware/Software Codesign Method for a General Purpose Reconfigurable Co-Processor, 5th International Workshop on Hardware/Software Co-design (Codes/CASHE'97), pp.147-151(1997/03)

• 横尾 真, 須山 敬之, 澤田 宏：Solving Satisfiability Problems using Field Programmable Gate Arrays: New Results, Int. Joint Conference on Artificial Intelligence (IJCAI-97) Poster Session, pp.111(1997/08)

【文献リストの最初に戻る】

• 小栗 清, 仲西 秀基, 田尻 和夫, 進藤 章, 中村 行宏：パイプライン計算機設計支援システム (PSDS) , 情処学会 電子装置技術研究会, 10-1, pp.1-10(1981/11)

• 中村 行宏, 坂田 豊, 小栗 清, 仲西 秀基, 野村 亮：方式DA実験システム-動作記述ベースのデータバス／制御論理合成支援-, 信学会 回路とシステム研究会, CAS84-136, pp.63-70(1984/11)

• 雪下 充輝, 中村 行宏：仕様設計エキスパートシステムの検討, 情処学会 設計自動化研究会, DA-44-1, pp.1-8(1988/10)

• 野村 亮, 名古屋 彰, 中村 行宏, 小栗 清：大規模ASIC向多段論理最適化, 信学会 VLSI設計技術研究会, Vol.90, No.108, pp.81-88(1991/02)

• 小栗 清, 中村 行宏, 野村 亮, 名古屋 彰, 雪下 充輝： PARTHENON: Perfect Harmony between Behavioral Language SFL and Synthesizer, 信学会 第4回 回路とシステム軽井沢ワークショップ, pp.198-203(1991/04)

• 関川 浩, 小栗 清, 中村 行宏：データ転送路へのセレクタ割付手法について, 情処学会 DAシンポジウム'91,pp.5-8(1991/08)

• 小栗 清, 中村 行宏, 名古屋 彰, 野村 亮, 関川 浩, 大黒 毅：PARTHENON に関する最近の開発状況, 第1回 パルテノン研究会 資料集, pp.15-20(1992/11)

• 小栗 清：アーキテクチャ設計にCADは有効か？これからのCAD開発はアーキテクチャ主導で(パネル討論), 情処学会/信学会 計算機アーキテクチャ/設計自動化/VLSI設計技術 研究会, VLD92-83-90, pp.65-66(1993/01)

• 小栗 清, 中村 行宏, 名古屋 彰, 野村 亮, 雪下 充輝, 関川 浩, 大黒 毅, 須山 敬之：PARTHENON-Ver.2.2の特徴 , Automated Design and Engineering for Electronics Japan (ADEE JAPAN'93)セミナー資料 A6, pp.19-28(1993/01)

• 中村 行宏, 名古屋 彰, 野村 亮, 大黒 毅：高位論理合成システム PARTHENON の開発思想と特徴, Automated Design and Engineering for Electronics Japan (ADEE JAPAN'93), pp.1-17(1993/01)

• 須山 敬之, 名古屋 彰, 小栗 清, 中村 行宏：PARTHENON と FPGA マッピングツールとの接続に関する一考察, 第2回 パルテノン研究会 資料集, pp.29-34(1993/04)

• 須山 敬之, 名古屋 彰, 小栗 清, 中村 行宏：高位設計システムPARTHENONとFPGAマッピングツールとの接続に関する試行結果, PLD/FPGA Conference Japan, pp.256-263(1993/07)

• 雪下 充輝, 小栗 清：PARTHENON 2.2 テスト合成, 第3回 パルテノン研究会 資料集, pp.5-12(1993/11)

• 関川 浩：PARTHENON 2.2 インバータ削減アルゴリズム, 第3回 パルテノン研究会 資料集, pp.15-21(1993/11)

• 須山 敬之, 名古屋 彰：PARTHENON 2.2 組合せ回路くくりだしによる回路削除方式, 第3回 パルテノン研究会 資料集, pp.25-32(1993/11)

• 大黒 毅：VHDL による同期モデルの構築法について, 第3回 パルテノン研究会 資料集, pp.85-94(1993/11)

• 須山 敬之, 名古屋 彰, 小栗 清, 雪下 充輝, 関川 浩：PARTHENONにおける最新の論理合成機能, 信学会 集積回路/VLSI設計技術 研究会, ICD93-198, VLD93-103, pp.41-48(1994/03)

• 野村 亮：The Design of 2SECONDS, 第4回 パルテノン研究会 資料集, pp.31-40(1994/04)

• 澤田 宏：BDD による Transduction Method の高速化, 第4回 パルテノン研究会 資料集, pp.43-48(1994/04)

• 澤田 宏, 須山 敬之：ルックアップテーブル向けのマッピングに関する検討, 第5回 パルテノン研究会 資料集, pp.17-23(1994/11)

• 中村 行宏：科学技術庁長官賞を受賞して, 第5回 パルテノン研究会 資料集, pp.95-105(1994/11)

• 東海林 敏夫, 山下 正秀, 中村 行宏：PARTHENONを適用した大規模通信用LSIの開発, 情処学会 設計自動化研究会 Vol.95, No.72, pp.81-86(1995/07)

• 名古屋 彰, 雪下 充輝, 野村 亮：自動設計される並列処理アーキテクチャ, 第5回 超並列計算研究会, pp.1-7(1995/10)

• 澤田 宏, 須山 敬之, 雪下 充輝, 名古屋 彰：関数分解と依存変数最小化を用いたテーブル参照型FPGAの論理合成, 第7回 パルテノン研究会 資料集, pp.37-44(1995/11)

• 塩澤 恒道, 小栗 清, 伊藤 秀之, 澤田 宏, 須山 敬之：PARTHENONによる回路最適化/簡単化とFPGAへのマッピングの検討, 第7回 パルテノン研究会 資料集, pp.45-54(1995/11)

• 雪下 充輝, 名古屋 彰, 伊藤 康史, 木村 晋二：ハードウェア/ソフトウェア協調設計システム, 情処学会/信学会 計算機アーキテクチャ/設計自動化/VLSI設計技術 研究会, pp.127-132(1995/12)

• 松浦 昭洋, 野村 亮, 名古屋 彰：割り当て確率に基づくデータフローグラフのスケジューリング手法, 情処学会/信学会 計算機アーキテクチャ/設計自動化/VLSI設計技術 研究会, pp.13-18(1995/12)

• 伊藤 秀之, 永見 康一，塩澤 恒道, 小栗 清, 中村 行宏：超細粒度並列処理によるインバータ削減アルゴリズム, 第8回 パルテノン研究会 資料集, pp.49-55(1996/04)

• 伊藤 秀之, 永見 康一，塩澤 恒道, 小栗 清, 中村 行宏：超細粒度並列処理によるインバータ削減アルゴリズム, 信学会 第9回 回路とシステム軽井沢ワークショップ, pp.79-84(1996/04)

• 山下 茂, 澤田 宏，名古屋 彰：A New Method to Express Functional Permissibilities for LUT based FPGAs and Its Applications, 第7回 BDDワークショップ (1996/07)

• 伊藤 秀之, 永見 康一，塩澤 恒道, 小栗 清, 中村 行宏：力学的モデルによるインバータ削減アルゴリズム, 情処学会 DAシンポジウム'96, pp.7-12(1996/08)

• 永見 康一, 小栗 清：PCIバスインタフェース回路のSFLによる表現とシミュレーション環境, 第9回 パルテノン研究会 資料集, pp.3-12(1996/12)

• 小栗 清,塩澤 恒道,伊藤 秀之：400Kゲート規模LSIの開発におけるPARTHENONの性能と他システムとの比較, 第9回 パルテノン研究会 資料集, pp.49-61(1996/12)

• 須山 敬之, 横尾 真, 澤田 宏, 名古屋 彰：PARTHENONとFPGAを用いた充足可能性問題の解法, 第9回 パルテノン研究会 資料集, pp.91-98(1996/12)

• 山下 茂：ICCAD-96 参加報告，第8回 BDDワークショップ (1996/12)

• 澤田 宏，山下 茂, 名古屋 彰：対称変数のグループ化に基づく限定された形の単純な関数分解, 第8回 BDDワークショップ (1996/12)

• 須山 敬之, 横尾 真, 澤田 宏, 名古屋 彰：FPGAと論理合成システムを用いた充足可能性問題の解法, 信学会 コンピュータシステム/VLSI設計技術 研究会, pp.167-174(1996/12)

• 中村 行宏：PARTHENONと開発者が目指すもの, 第10回 パルテノン研究会 資料集, pp.3-12(1997/04)

• 名古屋 彰：将来のアーキテクチャ設計技術, 第10回 パルテノン研究会 資料集, pp.15-16(1997/04)

• 須山 敬之, 永野 秀尚：FPGAを用いた問題対応の専用ハードウェア合成, 第10回 パルテノン研究会 資料集, pp.17-18(1997/04)

• 澤田 宏, 山下 茂：FPGA向けの論理回路マッピング，最適化技術, 第10回 パルテノン研究会 資料集, pp.19-20(1997/04)

• 野村 亮：分散/並列プログラミング環境, 第10回 パルテノン研究会 資料集, pp.21-23(1997/04)

• 雪下 充輝, 松浦 昭洋：ハードウェア/ソフトウェア協調設計と高位合成技術, 第10回 パルテノン研究会 資料集, pp.25-26(1997/04)

• 塩澤 恒道,小栗 清：Version 2.3.1のリリースについて, 第10回 パルテノン研究会 資料集, pp.29-30(1997/04)

• 小栗 清：SFLからVerilog-HDLへの変換プログラムの開発, 第10回 パルテノン研究会 資料集, pp.31-36(1997/04)

• 伊藤 秀之：超細粒度並列処理によるインバータ削減, 第10回 パルテノン研究会 資料集, pp.37-38(1997/04)

• 永見 康一：動的オブジェクト生成機構を有するハードウェア, 第10回 パルテノン研究会 資料集, pp.39-40(1997/04)

• 松浦 昭洋, 名古屋 彰：複数定数乗算問題におけるビット・語レベルの部分表現共有手法, 信学会 第10回 回路とシステム軽井沢ワークショップ, pp.303-308(1997/04)

• 永見 康一, 塩澤 恒道, 伊藤 秀之, 小栗 清, 中村 行宏：オブジェクト指向HDLのためのFPGAアーキテクテャ, 情処学会 DAシンポジウム'97,pp.209-214(1997/07)

• 塩澤 恒道, 永見 康一, 伊藤 秀之, 小栗 清, 中村 行宏：初期回路の入力変数への依存性に着目した論理関数分解, 情処学会 DAシンポジウム'97,pp. - (1997/07)

• 澤田 宏, 山下 茂, 名古屋 彰：対称関数の検出による関数分解の高速化と多段論理合成への応用, 情処学会/信学会 設計自動化/コンピュータシステム 研究会, pp.119-126(1997/10)

【文献リストの最初に戻る】

• 仲西 秀基, 小栗 清：パイプライン構造設計言語 (PSDL) について, 情処学会 第24回 全国大会, pp.1199-1200(1982/03)

• 小栗 清, 仲西 秀基, 中村 行宏：機能記述言語SFLの同時動作記述能力について, 情処学会 第25回 全国大会, pp.1337-1338(1982/10)

• 野村 亮, 仲西 秀基, 小栗 清：機能記述言語SFLによる同時動作構造シミュレーションについて, 信学会 総合全国大会, pp.1554(1983/04)

• 仲西 秀基, 小栗 清, 中村 行宏：機能記述言語SFLのゲート展開法について, 信学会 総合全国大会, pp.1553(1983/04)

• 仲西 秀基, 小栗 清, 中村 行宏：ゲート自動生成プログラム (SFLEXP) の試作, 情処学会 第27回 全国大会, pp.1475-1476(1983/09)

• 野村 亮, 小栗 清, 中村 行宏：会話型機能シミュレータ (SFLSIM) の試作, 情処学会 第27回 全国大会, pp.1449-1450(1983/09)

• 中村 行宏, 小栗 清, 野村 亮：ハードウェア動作記述言語SFL, 情処学会 第29回 全国大会, pp.1737-1738(1984/09)

• 坂田 豊, 仲西 秀基, 中村 行宏：機能記述展開プログラムの試作, 情処学会 第30回 全国大会, pp.1933-1934(1985/03)

• 仲西 秀基, 打橋 知孝, 小栗 清, 中村 行宏：ハードウェア向き仕様記述システム, 情処学会 第32回 全国大会, pp.1909-1910(1986/03)

• 小栗 清, 中村 行宏：SFLシステムによる推論マシンの設計, 信学会 61年度 全国大会, pp.1463(1986/03)

• 野村 亮, 小栗 清, 中村 行宏：動作レベル設計支援システム (SECONDS) , 情処学会 第33回 全国大会, pp.2163-2164(1986/09)

• 仲西 秀基, 中村 行宏：SFLに基づいたブロック図出力の一手法, 情処学会 第33回 全国大会, pp.2195-2196(1986/09)

• 打橋 知孝, 仲西 秀基, 中村 行宏：ハードウェア仕様設計エキスパートシステム, 情処学会 第33回 全国大会, pp.2211-2212(1986/09)

• 石川 雄三, 仲西 秀基, 中村 行宏：論理ゲート最適化エキスパートシステムについて, 情処学会 第34回 全国大会, pp.1391-1392(1987/03)

• 打橋 知孝, 仲西 秀基, 中村 行宏：ハードウェア仕様設計エキスパートシステム, 信学会 創立70周年記念総合全国大会, pp.(2-)113(1987/03)

• 打橋 知孝, 仲西 秀基, 中村 行宏：ハードウェア仕様記述支援における知識ベース適用法の一考察, 第1回 人工知能学会全国大会, pp.283-286(1987/06)

• 雪下 充輝, 石川 雄三, 中村 行宏：仕様設計支援技術に関する一検討について, 情処学会 第37回 全国大会 , pp.337-338(1988/09)

• 関川 浩, 名古屋 彰, 小栗 清, 中村 行宏：データ転送路の自動割付, 情処学会 第41回 全国大会 講演論文集(6), pp.1-2(1990/09)

• 関川 浩, 小栗 清, 中村 行宏：データ転送路へのセレクタ割付手法について, 情処学会 第43回 全国大会, 6-pp.165-166(1991/10)

【文献リストの最初に戻る】

• 中村 行宏：An Integrated Logic Design Environment Based on Behavioral Description, IEEE Trans. on CAD, Vol.CAD-6, No.3, pp.322-336(1987/05)

• 中村 行宏, 雪下 充輝, 打橋 知孝, 小栗 清：仕様設計エキスパートシステムのアーキテクチャ, 情処学会論文誌, Vol.30, No.5, pp.564-577(1989/05)

• 雪下 充輝, 中村 行宏：知識ベースを用いた仕様設計支援システム, 信学会論文誌, Vol.J72-A, No.8, pp.1187-1194(1989/08)

• 中村 行宏, 小栗 清, 野村 亮：RTL動作記述言語SFL, 信学会論文誌, Vol.J72-A, No.10, pp.1579-1593(1989/10)

• 名古屋 彰, 中村 行宏, 小栗 清, 野村 亮：高位記述からの大規模論理合成における多段論理最適化, 信学会論文誌, Vol.J74-A, No.2, pp.206-217(1991/02)

• 関川 浩, 名古屋 彰, 小栗 清, 中村 行宏：データ転送路へのセレクタの自動割付, 信学会論文誌, Vol.J74-A, No.7, pp.1031-1040(1991/07)

• 中村 行宏, 雪下 充輝, 打橋 知孝, 小栗 清：An Architecture of a Specification Design Expert System, Journal of Information Processing '92, Vol.15, No.3, pp.409-416(1992/03)

• 関川 浩, 小栗 清, 野村 亮, 中村 行宏：Algorithms for Multiplexers Assignment after Scheduling and Allocation Steps, IEICE Trans. Fundamentals, Vol.E75-A, No.10, pp.1202-1211(1992/10)

• 中村 行宏, 小栗 清, 名古屋 彰, 雪下 充輝, 野村 亮：High-Level Synthesis Design at NTT Systems Labs, IEICE Trans. Info. and Systems, Vol.E76-D, No.9, pp.1047-1054(1993/09)

• 雪下 充輝, 小栗 清, 河岡 司：Test Synthesis from Behavioral Description Based on Data Transfer Analysis, IEICE Trans. Info. and Systems, Vol.E78-D, No.3, pp.248-251(1995/03)

• 伊藤 秀之, 永見 康一，塩澤 恒道, 小栗 清：Inverter Reduction Algorithm for Super Fine-Grain Parallel Processing, IEICE Trans. Fundamentals, Vol.E80-A, No.3, pp.487-493(1997/03)

• 松浦 昭洋, 雪下 充輝, 名古屋 彰：A Hierarchical Clustering Method for the Multiple Constant Multiplication Problem, IEICE Trans. Fundamentals, Vol.E80-A, No.10, pp.1767-1773(1997/10)

• 澤田 宏, 須山 敬之, 名古屋 彰：Logic Synthesis for Look-Up Table based FPGAs using Functional Decomposition and Boolean Resubstitution, IEICE Trans. Info. and Systems, Vol.E80-D, No.10, pp.1017-1023(1997/10)

【文献リストの最初に戻る】

• 中村 行宏, 小栗 清, 名古屋 彰：SYNTHESIS FROM PURE BEHAVIORAL DESCRIPTIONS, High-Level VLSI Synthesis, Edited by R. Camposano and W. Wolf, Kluwer Academic Publishers, pp.205-229(1991/06)

• 中村 行宏, 名古屋 彰：ASICのアーキテクチャ設計技術, ASIC技術の基礎と応用, 今井 正治 編著, 電子情報通信学会, pp.230-251(1994/02)

• 中村 行宏, 小野 定康：ULSIの効果的な設計法, オーム社(1994/04)

• 小栗 清, 名古屋 彰, 野村 亮, 雪下 充輝：はじめてのPARTHENON, CQ出版社(1994/09)

雑誌に掲載された記事のリストは, こちらも御覧下さい.

【文献リストの最初に戻る】

• 中村 行宏, 小栗 清：ハードウェア記述言語とその応用, 情報処理, Vol.25, No.10, pp.1033-1040(1984/10)

• 小栗 清, 中村 行宏, 野村 亮：方式DAシステムによるプロログマシンの設計, 研究実用化報告, Vol.36, No.10, pp.1343-1349(1987/10)

• 中村 行宏, 脇村 慶明, 小栗 清：論理装置用設計支援システム(方式DA)の構成, 研究実用化報告, Vol.36, No.10, pp.1319-1326(1987/10)

• 野村 亮, 仲西 秀基, 小栗 清, 中村 行宏：方式DAの論理検証・論理合成法, 研究実用化報告, Vol.36, No.10, pp.1327-1334(1987/10)

• 中村 行宏, 小栗 清, 野村 亮：An RTL Behavioral Description Based Logic Design Aid with Synthesis Capability, Review of ECL, Vol.36, No.3, pp.319-326(1988/05)

• 雪下 充輝, 中村 行宏：Specification Design Expert System with Natural Language Interface, Review of ECL, Vol.37, No.1, pp.23-30(1989/06)

• 工藤 孝弘, 北村 富司, 中村 行宏：2万ゲート級が1/10に 方式検討から論理設計まで, 日経マイクロデバイス, No.51, pp.63-69(1989/09)

• 中村 行宏, 雪下 充輝, 野村 亮, 小栗 清：仕様設計支援エキスパートシステム, NTT R&D, Vol.39, No.3, pp.411-419(1990/05)

• 名古屋 彰：論理の簡単化, 人工知能学会誌, Vol.7, No.3 (5月号), pp.540-542(1992/05)

• 神原 弘之, 安浦 寛人, Pankaj Kukkal, Hideaki Kobayashi, 野地 保, 小栗 清：ハードウェア記述言語の比較, 情報処理, Vol.33, No.11, pp.1269-1283(1992/11)

• 小栗 清, 中村 行宏, 野村 亮, 名古屋 彰：主要なハードウェア記述言語の特徴と標準化状況 - SFL, 情報処理, Vol.33, No.11, pp.1256-1262(1992/11)

• 中村 行宏, 小栗 清, 野村 亮, 名古屋 彰, 雪下 充輝：新しい動作記述言語による論理LSIの知的合成システム, 第38回 大河内賞受賞業績報告, pp.51-61(1992/12)

• 雪下 充輝, 中村 行宏：仕様設計エキスパートシステムにおけるAI的手法, 人工知能学会誌, Vol.8, No.2 (3月号), pp.143-147(1993/03)

• 名古屋 彰：高位論理合成システム PARTHENON, 電気通信, Vol.56, No.562, 10月号, pp.66-76(1993/10)

• 澤田 宏, 越智 裕之, 岡田 和久, 上嶋 明, 神原 弘之, 浜口 清治, 安浦 寛人：僕らのマイクロプロセッサ開発記, bit ('93.10-'94.2月号), pp.21-33(10), pp.47-58(11), pp.39-50(12), pp.71-83(1), pp.77-86(2), (1993/10-1994/02)

• 名古屋 彰：SFLによるトップダウン設計のすすめ, インターフェース, Vol.20, No.6, pp.196-206(1994/06)

• 小栗 清：並列処理アーキテクチャ設計技術, NTT R&D, Vol.43, No.9, pp.1013-1022(1994/09)

• 小栗 清：「PARTHENON/CQ版」と「FLEXデザイン・キット/CQ版」をつなぐ, インターフェース, Vol.20, No.11, pp.178-183(1994/11)

• 野村 亮：SECONDS の動作原理と応用技法, トランジスタ技術, Vol.31, No.12, pp.331-338(1994/12)

• 小栗 清：ハードウェア記述言語によるASIC設計講座第8回 「SFLEXPによる論理合成のしくみ」, トランジスタ技術, Vol.32, No.1, pp.335-342(1995/01)

• 名古屋 彰：論理最適化プログラムの利用技法, トランジスタ技術, Vol.32, No.3, pp.345-354(1995/03)

• 澤田 宏：「PARTHENON/CQ版」と「FLEXデザイン・キット/CQ版」によるKUE-CHIP2の実現(上), インターフェース, Vol.21, No.4, pp.188-197(1995/04)

• 澤田 宏：「PARTHENON/CQ版」と「FLEXデザイン・キット/CQ版」によるKUE-CHIP2の実現(下), インターフェース, Vol.21, No.5, pp.174-181(1995/05)

• 小栗 清：ハードウェア記述言語によるASIC設計講座第12回 「テスト合成とテスト・パターンの生成法」, トランジスタ技術 , Vol.32, No.5, pp.321-328(1995/05)

• 澤田 宏：8ビットCPU(KUE-CHIP2)の設計, 第3回パルテノン講習会資料集, pp.53-71(1995/07)

• 小栗 清：FPGAとHDLの将来-新しいコンピュータの実現に向けて, インターフェース, Vol.21, No.7, pp.154-155(1995/07)

• 澤田 宏：FLEX デザイン・キット/CQ版で実現する記憶力ゲームの製作(前編), インターフェース, Vol.21, No.8, pp.155-163(1995/08)

• 澤田 宏：FLEX デザイン・キット/CQ版で実現する記憶力ゲームの製作(後編), インターフェース, Vol.21, No.9, pp.205-214(1995/09)

• 塩澤 恒道, 小栗 清, 伊藤 秀之, 澤田 宏, 須山 敬之：PARTHENONによる回路最適化/簡単化とLUTで構成されるデバイスへのマッピングの検討, ALTERA PLD WORLD '95 論文集, pp.111-117(1995/10)

• 中村 行宏：テレエデュケーションサービスとその構築技術, NTT R&D, Vol.45, No.2, pp.121-128(1996/02)

• PARTHENON ホームページ, DESIGN WAVE MAGAZINE, No.3, 付録CD-ROM(1996/04)

• 永見 康一：PARTHENONで16ビットスーパスカラCPUを設計する -中編-, インターフェース, Vol.22, No.4, pp.215-222(1996/04)

• 中村 行宏：Tele-education Services on High-speed Computer Networks, NTT Review, Vol.8, No.3, pp.42-53(1996/05)

• 小栗 清：プログラマブルな布線論理とPARTHENONによる新しいコンピュータ・アーキテクチャの実現を探る, DESIGN WAVE MAGAZINE, No.4, pp.97-104(1996/06)

• PARTHENON ホームページ, DESIGN WAVE MAGAZINE, No.6, 付録CD-ROM(1996/10)

• 松田 晃一：コミュニケーション科学 −これまでの5年，これからの5年−, NTT R&D, Vol.45, No.12, pp.1213-1228(1996/12)

• 名古屋 彰：新しい並列処理アーキテクチャとその設計技術, NTT R&D, Vol.46, No.2, pp.153-158(1997/02)

【文献リストの最初に戻る】

その他の情報ページへ戻る

ホームページに戻る