(Parallel Architecture Refiner Theorized by NTT Original Concept)
|
PARTHENONは、動作記述言語SFLによる手続き的な設計記述を入力とし、アーキテクチャレベルの動作シミュレーションと論理回路の自動合成を可能とするLSI設計システムです。 我々の十数年にわたる研究の成果を盛り込むことにより、その核となる処理系が完成し、実用性の高い設計システムとして世の中に提供することができました。 PARTHENONは、社内における研究試作LSIの設計や、大学等における設計教育等で広く利用されています。 |
PARTHENONへの入口
本ページの内容は日本電信電話株式会社の著作物です。
PARTHENONは日本電信電話株式会社の登録商標です。
Last modified: Wed Oct 15 10:41:00 1998 (JST)