論文誌

• 山下 茂, 澤田 宏, 名古屋 彰, "SPFD: 論理関数の自由度の新しい表現方法", 電子情報通信学会論文誌 A, Vol. J82-A, No. 7, pp. 1047-1056, 1999年7月．
  
  
• 澤田 宏，石浦 菜岐佐，矢島 脩三， "論理関数を表現する2分決定グラフの最小化"， 電子情報通信学会論文誌D-I， Vol. J76-D-I, No. 2, pp. 63-71, 1993年2月．

研究会

• 澤田 宏，山下 茂，名古屋 彰， "積和形論理式の非明示的表現における効率的カーネル生成法"， 第12回 回路とシステム(軽井沢)ワークショップ, pp. 331-336, 1999年4月． (Paper: PDF)
  
  
• 澤田 宏，山下 茂，名古屋 彰， "変数の重なりのない単純な関数分解を用いた組合せ回路の改善方法"， 電子情報通信学会技術研究報告, CPSY98-88, pp. 55-60, 1998年9月． (Paper: PDF)
  
  
• 澤田 宏，山下 茂，名古屋 彰， "検出が容易な関数分解と多段論理合成への応用"， 第11回パルテノン研究会資料集, pp. 3-11, 1997年12月． (Paper: PDF)
  
  
• 澤田 宏，山下 茂，名古屋 彰， "対称変数の検出による関数分解の高速化と多段論理合成への応用"， 電子情報通信学会技術研究報告, CPSY97-84, pp. 119-126, 1997年10月． (Paper: PDF)
  
  
• 澤田 宏，山下 茂， "FPGA向けの論理回路マッピング・最適化技術"， 第10回パルテノン研究会資料集, pp. 19-20, 1997年4月．
  
  
• 澤田 宏，須山 敬之，雪下 充輝，名古屋 彰， "関数分解と依存変数最小化を用いたテーブル参照型FPGAの論理合成"， 第7回パルテノン研究会資料集, pp. 37-44, 1995年11月． (Paper: PDF)
  
  
• 澤田 宏，須山 敬之， "ルックアップテーブル向けのマッピングに関する検討"， 第5回パルテノン研究会資料集, pp. 17-23, 1994年11月．
  
  
• 澤田 宏， "BDDによるTransduction Methodの高速化"， 第4回パルテノン研究会資料集, pp. 43-48, 1994年4月．

卒業論文

• "二分決定グラフの最小化"， 特別研究報告書，京都大学工学部情報工学科，1991年2月．

講習会

• 澤田 宏， "PARTHENONを用いたFPGA設計", 第7回パルテノン講習会テキスト, pp. 115-122, 1999年7月．
  
  
• 澤田 宏， "８ビットＣＰＵ(KUE-CHIP2)の設計"， 第5回パルテノン講習会テキスト, pp. 25-47, 1997年7月． (Paper: PDF, Supplement: PDF)
  
  
• 澤田 宏， "８ビットＣＰＵ(KUE-CHIP2)の設計"， 第4回パルテノン講習会テキスト, pp. 75-94, 1996年7月．
  
  
• 澤田 宏， "８ビットＣＰＵ(KUE-CHIP2)の設計"， 第3回パルテノン講習会テキスト, pp. 53-71, 1995年7月．
  
  
• 澤田 宏， "KUE-CHIP2の設計"， 第2回パルテノン講習会テキスト, pp. 51-76, 1994年8月．

雑誌

• 澤田 宏， "FLEXデザイン・キット/CQ版で実現する記憶力ゲームの製作 ‐後編‐"， CQ出版社 インタフェース, pp. 205-214, 1995年9月．
  
  
• 澤田 宏， "FLEXデザイン・キット/CQ版で実現する記憶力ゲームの製作 ‐前編‐"， CQ出版社 インタフェース, pp. 155-163, 1995年8月．
  
  
• 澤田 宏， "「PARTHENON/CQ版」と「FLEXデザイン・キット/CQ版」によるKUE-CHIP2の実現(下)"， CQ出版社 インタフェース, pp. 174-181, 1995年5月．
  
  
• 澤田 宏， "「PARTHENON/CQ版」と「FLEXデザイン・キット/CQ版」によるKUE-CHIP2の実現(上)"， CQ出版社 インタフェース, pp. 188-197, 1995年4月．