論理LSI設計システムPARTHENON (1991～1993)

専用のLSIを設計することは非常に手間のかかることですが、本システムPARTHENONを用いることで、ハードウェア記述言語SFLを用いたトップダウン設計が可能となります。設計者は、SFLで所望の動作を記述し、シミュレータでその動作を確認しながら設計を進めていくことができます。所望の動作をするハードウェアが設計できれば、その後は、論理回路の自動合成によりゲートレベルの結線情報が得られ、ASICやFPGAでの実現が可能となります。